전자 회로 실험 결과 레포트 - MOSFET 소스 공통 증폭기

소개

전자 회로 실험 결과 레포트

목차

없음

본문내용

1. 드레인 특성

VGS를 고정시킨 상태에서 VDS를 변화시키고 그때의 ID를 측정하였
다. VGS가 작은 값일 때는 전류가 거의 흐르지 않았고, VGS가 높아
질 수록 전류가 증가하였다. 사실 VDS를 증가시키다보면 포화영역
으로 이동하여 ID값이 일정하게 될 것으로 예측하였으나, 실제로는
그렇지 않았다. 이것은 실제로는 포화 영역에서도 ID가 VDS의 영향
을 받는 다는 것을 의미한다. 이것은 포화상태에 다달은 후에 VDS를
계속 증가시키면, 채널길이 변조현상이 발생하여, 채널길이가 짧아
지는 현상과 관련하여 생각할 수 있다. 채널길이가 짧아지면 저항
이 줄고 그로 인해 전류가 증가하기 때문이다.
2. 소스 공통 증폭기 (회로도)

회로를 구성할 때 지금까지 실험에서 다루지 않았던 트랜지스터를
사용해서 그런지 시간이 많이 걸렸다. 회로는 간단하지 않았으나
실험 자체는 쉬웠다. 단순히 입력 전압과 출력 전압을 측정하여 전
압 이득을 계산하는 실험이었기 때문이다. 실험하면서 특별히 어려
웠던 점은 없었다. 하지만 증폭기 단자가 기판과 잘 들어맞지 않아,
증폭기 단자에 전선을 감았는데 그 과정에서 시간이 많이 걸렸던
같다. 오차 원인을 생각해 보면 입력 전압을 측정할 때 오실로스코
프로 직접 측정하지 않고 함수 발생기에 나타난 값으로 대체했던
점을 생각할 수 있다.

참고자료

· 없음