[A+보고서]아주대 전자회로 실험-설계2(예비) CMOS 증폭단 설계

소개글

아주대학교 전자회로 실험 A+ 받은 보고서 입니다.

목차

1. 설계 부품
2. 설계 준비사항
3. 설계 검증 내용

본문내용

1. 설계부품

CD4007 : CMOS Array ICs(3개)
Capacitors : 0.1uF(2개)
Resistors : 100 ~ 10k, 10M(2개)

그림1-1. CD4007 MOS Array Pin 구성도

2. 설계 준비 사항
a) 그림12-3과 12-4의 회로를 참고하여 2가지 CMOS 증폭단을 설계하고 SPICE 시뮬레이션 하시오.
b) 증폭단 이득(gain)은 2V/V 이상이 되도록 설계한다. 이 때, 전원 전압 =5V로 설정한다.
c) 설계한 회로의 모든 소자 크기를 표시하고, 각 노드의 바이어스 전압과 전류를 확인 할 수 있도록 나타내시오. 회로도와 시뮬레이션 결과, discussion을 첨부하시오.

참고 자료

없음