아주대학교 전자회로실험 설계2 CMOS 증폭단 설계 결과보고서

목차

1. 설계목적

2. 설계부품

3. 실험과정 및 결과
1) MOSFET 특성측정
2) 공통 소스 증폭단 특성측정

4. 고찰

본문내용

1. 설계목적
MOSFET 특성과 공통 소스 증폭단의 특성, 능동 부하 증폭단의 특성을 측정하기에 적하반 회로를 설계하여 그 특성을 확인하고, 이해한다.

2. 설계 부품
- CD4007 : CMOS Array ICs 3개, Capacitors(0.1uF) 2개, Resistors 100~10K, 10M 2개
Note : All p-channel substrates are connected to VDD and All N-channel substrates are connected to VSS

고찰
이번 설계는 MOSFET의 특성에 대해 알아보고 공통 소스 증폭단의 특성에 대해서 알아보는 실험이었다. 설계 1은 기본적인 MOSFET 특성에 대해서 알아보는 실험으로 와 , 와 의 관계를 통하여 ,를 비롯한 MOSFET의 특성을 확인하였다. 측정한 결과 CD4007에 PMOS, NMOS가 각각 3개씩 있는데 각각의 PMOS, NMOS마다 특성이 다른 것을 확인 할 수 있었다. 실험에서 사용한 NMOS는 3(Gate), 4(Source), 5(Drain)번 pin의 NMOS를 사용하였다. 측정 결과 문턱전압이 0.5V임을 알 수 있었다.
설계 2는 설계 1에서 선택한 NMOS를 가지고 공통 소스 증폭단을 설계하여 바이어스 전압, 전류 등을 측정하여 공통 소스 증폭단에 대해서 알아보는 실험이었다. 설계를 통하여 =3k를 설정하고 설계한 결과 입력 전압이 113mVpp일 때, 출력전압이 242 mVpp로 약 2.1416의 전압이득을 얻을 수 있었고, 입력전압을 1.5 Vpp까지 증가시켰을 때부터, 파형에 왜곡이 생기는 모습을 확인 할 수 있었다. 이는 공급하는 전압이 인데, 출력의 off-set 과 출력신호의 진폭을 합하면 를 넘어서기 때문이다. 이는 그 순간까지 입력신호를 증폭할 수 있다는 것을 뜻한다.

참고 자료

Introduction to Electric Circuits, Richard C. Dorf & James A. Svoboda, WILEY, 2014. pp. 221 ~ 241.
Microelectronics 2nd edition, Behzad Razavi, WILEY, 2012. pp. 330 ~ 378, 840 ~ 873.