종합설계 최종 보고서

소개

종합 설계를 하면서 최종 보고서 입니다.

목차

1. 종합 설계 과제 개요
1) 서론
2) AISC 개요
(1). ASIC의 정의
가. ASIC의 정의
(2). ASIC의 장단점
가. ASIC의 장점
나. ASIC의 단점
(3). ASIC의 분류
가. PLD(Programmable Logic Device)
나. Gate Array
다. Standard Cell
라. Full Custom IC
3) PLD(Programmable Logic Device)
(1). PLD란?
(2). PLD의 종류
가. PROM
나. PLA(Programmable Logic Array)
다. PAL(Programmable Array Logic)
라. SPLD(Simple Programmable Logic Device)
마. CPLD(Complex Programmable Logic Device)
바. FPGA(Field Programmable Gate Array)
4) FPGA(Field Programmable Gate Array)
(1) FPGA란?
(2) FPGA의 구조 및 종류
가. Static RAM technology
나. Anti-Fuse technology
다. EPROM/EEPROM technology
5) 종합 설계 시스템　기능　및　사양
(1) 기능
(2) 사양
6) 과제의 필요성 및 기대 효과
(1) 과제의 필요성
(2) 과제의 기대 효과
7) 종합 설계 추진 계획
(1) 소프트웨어 설계
(2) 하드웨어 설계
(3) 이론 및 보고서
(4) 과제수행의 역할 분담
(5) 소요비용 내역서
(6) 추진일정
2 종합 설계 추진 과정
1) 부품 테스트
(1) 전원부 테스트
(2) LED 테스트
(3) OSC 테스트
(4) LCD 테스트
2) H/W 설계 및 검증
(1) 전체 시스템 블록도
(2) LCD display 검증
가 Lcd display 블록도
나 MAX+plusⅡ (compile / programer)
다 HBE-COMBO KIT 검증
(3) Led/7segment display 검증
가 Led/7segment display 블록도
나 MAX+plusⅡ (compile / programer)
다 HBE-COMBO KIT 검증

(4) 전체 시스템 통합 검증
가 전체 시스템 계층 블럭도
나 MAX+plusⅡ (compile / programer)
다 HBE-COMBO KIT 검증

3) H/W(Test board) 및 외관 제작
(1) 전체 도면(Orcad)

(2) H/W(Test board) 제작
가 system 제어부
나 DATA 출력부(LCD/LED/7segment)
다 외관 제작
3 종합 설계 과제 결론

4 종합 설계 과제 참고 자료 및 문헌

본문내용

1) 서론
반도체 기술의 급격한 발달은 디지털 분야의 커다란 영향을 주게 되었으며, 하나의 IC (intergrated Circuit)에 수천에서 수 만개의 트랜지스터가 집적하게 되어다. 이에 따라 주문형 반도체인 ASIC(Application Specific Intergrated Circuit)의 시장이날로 증가하고있는추세이다．이와 같은 ASIC개발은디지털시스템에대한기본적인지식과다양한경험이필요하다. ASIC을Chip으로만드는데는디자인의규모나난이도에따라수천만원의비용이소요된다. 만약ASIC제작 시한번이라도실수한다면많은비용과시간을낭비하는 결과를초래하게되므로디지털시스템을미리FPGA(Field Programmable Gate Array)와 CPLD(Complex Programmable Logic Device)로 구현하여로직을점검한후ASIC의 제작과정으로들어가는것이여러 가지위험요소를줄일수있는장점이있다．
CPLD는 Altera에서 상업용으로 제품화되어 쓰이고 있으며, 이런한 구조를 보면 메모리와 특별한 로직함수를 구현하기 위해 Embedded Array가 있고 이 내부에는 여러 개의 Embedded Array Block이 있다. 각각의 Embedded Array Block은 2,048Bit가 있으며 이것은 RAM, ROM, FIFO, Dual-port RAM등을 구현할 수 있다. 또한 하나의 Embedded Array Block 내부에는 8개의 Logic Element(LE)와 Local interconnection 으로 구성된다. 이러한 Logic lement에는 8-Bit Counter, Address decoder, State machine과 같은 중규모(Medium size)의 Logic block을 만들 수 있다.

참고자료

· 없음