평가점수D

Logic Synthesis with VHDL Sequential Circuits

등록일 2000.12.18 파일확장자기타파일 (ps) | 27페이지 | 무료
다운로드
상세신규 배너

*해당 문서는 미리보기가 지원되지 않습니다.

소개글

아래 pitepan님에 대한 답변입니다...
=> 이것은 ghostscript로 작성된 것으로 GSVIEW라는 것으로
볼수 있습니다... 통신등에서 무료인 툴입니다...

목차

미시시피 주립 대학에서 작성된것으로...(제가 첨이라 이런거 올려두 되는지 모르겠네요...쩝..머라 하면 바로 지워야징..)
Sequential Circuit의 설명과 VHDL코딩예,
8Bit REG. 설계예,
FSM 예제, 신호등설계예제,
등등의 볼만한 것들이 있슴당... 합성을 주제로 한것이기에
합성한 회로도도 포함하여 실질적인 교육이 되도록 한것 같음.

본문내용

VHDL For Traffic Light FSM Control
library ieee;
use ieee.std_logic_1164.all;
---- vhdl model for the Traffic Light Control, sync reset, encoded states
entity tlc_enc is port(
signal reset, car, timer, clk: in std_logic;
signal stateout: out std_logic_vector(2 downto 0);
signal highway_light, farm_light: out std_logic_vector(1 downto 0);
signal start_short_timer, start_long_timer: out std_logic );
end tlc_enc;
architecture behavior of tlc_enc is
constant HGC: std_logic_vector(2 downto 0) := ''000'';
constant HY: std_logic_vector(2 downto 0) := ''001'';
constant FG: std_logic_vector(2 downto 0) := ''010'';
constant FY: std_logic_vector(2 downto 0) := ''011'';
constant HG: std_logic_vector(2 downto 0) := ''100'';
constant GREEN: std_logic_vector(1 downto 0) := ''00'';
constant YELLOW: std_logic_vector(1 downto 0) := ''01'';
constant RED: std_logic_vector(1 downto 0) := ''11'';
signal p_state, n_state : std_logic_vector(2 downto 0);
begin

참고 자료

없음

구매평가

판매자에게 문의하기 최근 구매한 회원 학교정보 보기

ㆍ다운로드가 되지 않는 등 서비스 불편사항은 고객센터 1:1 문의하기를 이용해주세요.
ㆍ이 자료에 대해 궁금한 점을 판매자에게 직접 문의 하실 수 있습니다.
ㆍ상업성 광고글, 욕설, 비방글, 내용 없는 글 등은 운영 방침에 따라 예고 없이 삭제될 수 있습니다.

문의하기

판매자 정보

위 정보 및 게시물 내용의 진실성에 대하여 해피캠퍼스는 보증하지 아니하며,
해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁요소 발견시 고객센터의 저작권침해 저작권침해 신고센터를 이용해 주시기 바랍니다.

찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

  • 파일확장자 성균관대 논리회로 설계실험 VHDL을 이용한 8bit decimal Counter 0페이지
    ; in VHDL or Verilog format. ; For VHDL
  • 파일확장자 성균관대 논리회로 설계실험 VHDL을 이용한 4bit Full adder 입니다. 2페이지
    1)4bit Full_adder의 schematic을 그리시오. a=”0101” , b=”1001”, c_in = ‘0’ 에 대해서 각각의 bit에서의 s와 most bit 에서의 c_out을 schematic에 표현하시오. (스캔 첨부 가능)1.Full_adder..
  • 한글파일 VHDL에 의한 논리 시스템 해석 및 설계 38페이지
    VHDL에 의한 논리 시스템 해석 및 설계 12.1 하드웨어 기술 ... Description Language)는 회로 설계용 언어를 말하는데, 하드웨어를 ... 회로설계하기 위한 것이다. 지금까지 회로 설계의 문제점은 직접 손으로
  • 한글파일 VHDL을 이용한 디지털 회로설계 21페이지
    2) VHDL을 이용한 디지털시스템 설계 1. VHDL 이란 IC ... 플롭 레벨로 설계한다는 것은 엄청난 시간이 소비된다. 따라서 VHDL은 기본 ... 적으로 ASIC과 같은 대규모 집적 회로설계시 주로 사용되는 언어로서
  • 한글파일 VHDL이란? 13페이지
    디지털 회로 설계 HW#2 목차 VHDL이란? VHDL의 장 ... . 또한 VHDL은 이식 혹은 합성이 가능하다. 하나의 큰 설계를 위해 ... architecture body이다. 즉 VHDL을 이용해 회로설계하려면 먼저
  • 한글파일 VHDL을 이용한 순차회로 설계 16페이지
    Introduction 10주차 실습이었던 VHDL을 이용한 순차회로 ... 설계는 3가지 쉬프트, circular shift, logicla ... shift, arithmetic shift를 작동하게 하는 회로였다. 이 3
  • 한글파일 vhdl 기본적인 논리회로 설계 3페이지
    ·VHDL 설계 실습 결과보고서 VHDL Lab_01 일시 2013 ... -9-24 전공 실습시간 학번 이름 제목 기본적인 디지털 논리회로설계 ... 설계하거나 VHDL과 같이 택스트로 프로그래밍하여 설계할 수이 있다. 본
더보기
상세하단 배너
우수 콘텐츠 서비스 품질인증 획득
최근 본 자료더보기
Logic Synthesis with VHDL Sequential Circuits
페이지
만족도 조사

페이지 사용에 불편하신 점이 있으십니까?

의견 보내기