
VHDL+Xilinx=시계 (회로도+소스)
등록일 2001.07.12
압축파일 (zip) 20페이지 무료

다운로드
*해당 문서는 미리보기가 지원되지 않습니다.
소개글
제가 심심할때 만든건데 동작은 잘 되었습니다...물론 몇번의 디버그가 있었긴 하지만...
초보자분이 직접 보드가지 하시는것을 참고하시길...
(간단해 보여두 한번 해보는것이 짱...)
vhdl TestBench파일 포함.
2002년 12월 24일 작성
:OrCad File은 ZIP파일 안에 따로 압축되어 포함되어있습니다.
컴파일 실행환경
1. OrCad dsn file 회로도2. 실제 제작했던 보드 사진
3. VHDL 소스 (Test Bench file 포함)
본문내용
1. OrCad dsn file 회로도- xilinx FPGA 40serise 사용
- 7-seg 6개 사용
압축파일 내 파일목록
clock.vhd
div_10000.vhd
div_10_tb.vhd
div_10.vhd
clock_top_tb.vhd
clock_top.vhd
clock_tb.vhd
div_10000_tb.vhd
demo_bd.zip
bd.jpg
div_10000.vhd
div_10_tb.vhd
div_10.vhd
clock_top_tb.vhd
clock_top.vhd
clock_tb.vhd
div_10000_tb.vhd
demo_bd.zip
bd.jpg
프로그램소스 파워포인트 추천자료
이 자료와 함께 구매한 자료
Logic Synthesis with VHDL Sequential Circuits 27페이지
VHDL Quick Start 42페이지
[VHDL]스탑워치 설계 10페이지
VHDL을 이용한 디지털 시계 설계 25페이지
[디지탈 시스템]vhdl 디지탈시계 소스 0페이지
판매자 정보

didfo

- 저작권
- 환불정책
위 정보 및 게시물 내용의 진실성에 대하여 해피캠퍼스는 보증하지 아니하며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지되어 있습니다. 저작권침해, 명예훼손 등 분쟁요소 발견시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.
위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지되어 있습니다. 저작권침해, 명예훼손 등 분쟁요소 발견시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.
이 자료에 대해 궁금한 점을 판매자에게 직접 문의하실 수 있습니다.
상업성 광고글, 욕설, 비방글, 내용 없는 글 등은 운영 방침에 따라 예고 없이
삭제될 수 있습니다.
다운로드가 되지 않는 등 서비스 불편사항은 고객센터 1:1문의하기를
이용해주세요.
구매한 본인의 구매정보도 함께 표시됩니다.
2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
4. 지식포인트 보유 시 지식포인트가 차감되며
미보유 시 아이디당 1일 3회만 제공됩니다.