VHDL+Xilinx=시계 (회로도+소스)

소개글

제가 심심할때 만든건데 동작은 잘 되었습니다...
물론 몇번의 디버그가 있었긴 하지만...
초보자분이 직접 보드가지 하시는것을 참고하시길...
(간단해 보여두 한번 해보는것이 짱...)
vhdl TestBench파일 포함.

2002년 12월 24일 작성
:OrCad File은 ZIP파일 안에 따로 압축되어 포함되어있습니다.

컴파일 실행환경

1. OrCad dsn file 회로도
2. 실제 제작했던 보드 사진
3. VHDL 소스 (Test Bench file 포함)

본문내용

1. OrCad dsn file 회로도
- xilinx FPGA 40serise 사용
- 7-seg 6개 사용

압축파일 내 파일목록

clock.vhd
div_10000.vhd
div_10_tb.vhd
div_10.vhd
clock_top_tb.vhd
clock_top.vhd
clock_tb.vhd
div_10000_tb.vhd
demo_bd.zip
bd.jpg

참고 자료

없음