VHDL+Xilinx=시계 (회로도+소스)

최초 등록일
2001.07.12
최종 저작일
2001.07
20페이지/파일확장자 압축파일
가격 무료
판매자did**
다운로드

*해당 문서는 미리보기가 지원되지 않습니다.

소개글

제가 심심할때 만든건데 동작은 잘 되었습니다...
물론 몇번의 디버그가 있었긴 하지만...
초보자분이 직접 보드가지 하시는것을 참고하시길...
(간단해 보여두 한번 해보는것이 짱...)
vhdl TestBench파일 포함.

2002년 12월 24일 작성
:OrCad File은 ZIP파일 안에 따로 압축되어 포함되어있습니다.

컴파일 실행환경

1. OrCad dsn file 회로도
2. 실제 제작했던 보드 사진
3. VHDL 소스 (Test Bench file 포함)

본문내용

1. OrCad dsn file 회로도
- xilinx FPGA 40serise 사용
- 7-seg 6개 사용

압축파일 내 파일목록

clock.vhd
div_10000.vhd
div_10_tb.vhd
div_10.vhd
clock_top_tb.vhd
clock_top.vhd
clock_tb.vhd
div_10000_tb.vhd
demo_bd.zip
bd.jpg

참고 자료

없음

구매후기(2)

구매문의

ㆍ이 자료에 대해 궁금한 점을 판매자에게 직접 문의 하실 수 있습니다.
ㆍ상업성 광고글, 욕설, 비방글, 내용 없는 글 등은 운영 방침에 따라 예고 없이 삭제될 수 있습니다.
ㆍ다운로드가 되지 않는 등 서비스 불편사항은 고객센터 1:1 문의하기를 이용해주세요.

판매자 정보

did**
회원 소개글이 없습니다.
판매지수
ㆍ판매 자료수
0
ㆍ전체 판매량
0
ㆍ최근 3개월 판매량
0
ㆍ구매평가 점수
평균 C
ㆍ구매문의 응답률
문의없음
판매자 정보
ㆍ학교정보
  • 비공개
ㆍ직장정보
  • 비공개
ㆍ자격증
  • 비공개
  • 위 정보 및 게시물 내용의 진실성에 대하여 해피캠퍼스는 보증하지 아니하며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
    위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지되어 있습니다.
    저작권침해, 명예훼손 등 분쟁요소 발견시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.

    상세하단 배너
    우수 콘텐츠 서비스 품질인증 획득
    최근 본 자료더보기
    상세우측 배너
    VHDL+Xilinx=시계 (회로도+소스)