전자회로실험 Moore & Mealy Machine 실험 레포트

목차

1. 실험 제목
2. 실험 주차에 해당하는 이론 및 회로
3. Vivado
4. 참고 문헌

본문내용

1. 실험 제목
Moore & Mealy Machine

2. 실험 주차에 해당하는 이론 및 회로
- FPGA 보드
FPGA 보드는 범용 반도체(ASSP)와 주문형 반도체(ASIC)의 중간 정도에 위치한 성격을 가지는 logic반도체이다. 주문자들이 직접 설계할 수 있는 형태로 만들어져 있다. 프로그래밍을 위한 소프트웨어를 제공하여, 소비자들이 추후 소프트웨어를 통해 용도에 맞게 활용할 수 있도록 만들어져있다. 장점으로는 간편하게 설계한 로직을 반복적으로 이식 할 수 있고, 업데이트가 가능하다는점이 있다. 단점으로는 고비용, 사이즈문제가 있다.

베릴로그(Verilog)
IEEE 1364로 표준화된 베릴로그(Verilog)는 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어로, 회로 설계, 검증, 구현 등 여러 용도로 사용할 수 있다.
C 언어와 비슷한 문법을 가져서 사용자들이 쉽게 접근할 수 있도록 만들어졌다. ‘if’나 ‘while’과 같은 제어 구조도 동일하며, 출력 루틴 및 연산자들도 거의 비슷하다. 다만 C 언어와 달리, 블록의 시작과 끝을 중괄호 기호를 사용하지 않고, 대신에 Begin과 End를 사용하여 구분하고, HDL의 특징인 시간에 대한 개념이 포함되었다는 것 등의 일반적인 프로그램과의 다른 점도 존재한다.

- initial문
블록 부분을 순차적으로 실행시킨다. 시뮬레이션 때에만 사용한다.
사용하는 예는 아래와 같다.

- if문
(조건문)의 신호로 수행여부가 결정된다. 만일 할당문이 한 줄 이라면 begin~end가 생략가능하고 사용하는 예는 아래와 같다.

- case문
Case문을 신호로 수행여부를 결정한다. 아래의 그림과 같이 case_item이 나열된 순서대로 비교한다.
만약, 만족하는 case_item이 없다면, default로 가서 실행한다. Default가 없을 시에는 기존값을 유지한다.
사용하는 예는 아래와 같다.

참고자료

· 베릴로그 - 위키백과, 우리 모두의 백과사전 (wikipedia.org)
· https://www.youtube.com/watch?v=Xi8P8s7FQns
· https://carpediem9911.tistory.com/14
· https://blog.naver.com/hy00z133/222527760977
· https://intrepidgeeks.com/tutorial/verilog-parameter
· https://blog.naver.com/tmddls4562/222463572650