공린 스토어

공린

개인인증

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

12개
전체 판매량

74개
최근 3개월 판매량

1개
자료후기 점수

평균B
자료문의 응답률

100%

전체자료 12개

판매자 표지

전자회로실험 시프트레지스터 카운터 실험 레포트

1. 실험 제목시프트 레지스터 카운터- 시프트 레지스터 카운터의 순환 검사- 오실로스코프를 이용한 두 종류의 시프트 레지스터 카운터에 대한 타이밍 다이어그램 작성2. 실험 주차에 해당하는 이론 및 회로- FPGA 보드FPGA 보드는 범용 반도체(ASSP)와 주문형 반도체(ASIC)의 중간 정도에 위치한 성격을 가지는 logic반도체이다. 주문자들이 직접 설계할 수 있는 형태로 만들어져 있다. 프로그래밍을 위한 소프 트웨어를 제공하여, 소비자들이 추후 소프트웨어를 통해 용도에 맞게 활용할 수 있도록 만들어져 있다. 장점으로는 간편하게 설계한 로직을 반복적으로 이식 할 수 있고, 업데이트가 가능하다는 점이 있다. 단점으로는 고비용, 사이즈문제가 있다.- 베릴로그(Verilog)IEEE 1364로 표준화된 베릴로그(Verilog)는 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어로, 회로 설계, 검증, 구현 등 여러 용도로 사용할 수 있다.C 언어와 비슷한 문법을 가져서 사용자들이 쉽게 접근할 수 있도록 만들어졌다. ‘if’나 ‘while’과 같 은 제어 구조도 동일하며, 출력 루틴 및 연산자들도 거의 비슷하다. 다만 C 언어와 달리, 블록의 시작과 끝을 중괄호 기호를 사용하지 않고, 대신에 Begin과 End를 사용하여 구분하고, HDL의 특 징인 시간에 대한 개념이 포함되었다는 것 등의 일반적인 프로그램과의 다른 점도 존재한다.- "<="는 일반적인 언어와는 다른 기능을 수행한다. 이것은 ‘논블로킹’(non-blocking)으로 불리며, 클럭(clock)이 발생할 때, 병렬로 동시에 실행된다는 것을 의미한다. 따라서 ‘클록 주기’(clock cycle) 마다 동시에 서로 바뀌게 될 것이다.즉, 대입식의 오른쪽 모두 처리 후 왼쪽에 대입하는 것이다. (기술순서에 영향X), clock cycle 끝 단 에서 assignment

공학/기술| 2025.04.19| 9페이지| 3,000원| 조회(65)

전자회로, 회로실험, 전자회로실험, 실험레포트

미리보기

닫기
판매자 표지

전자회로실험 동기, 비동기 카운터 실험 레포트 평가A+최고예요

1. 실험 제목1) 비동기 카운터2) 동기 카운터 설계2. 실험목적1) 비동기 카운터- 비동기 업-카운터와 다운-카운터의 설계 및 분석- 카운터의 모듈러스 변환- IC 카운터 사용과 카운트 시퀀스 절단2) 동기 카운터 설계- 임의 시퀀스의 16-상태 동기 카운터 설계- 카운터의 구성 및 검사 그리고 카운터의 상태 다이어그램 작성<중 략>카운터는 상태들이 주기적으로 순환하는 순서회로이다. 상태 자체(예를 들어 몇번째인지) 보다는 상태에 해당하는 인코딩 값들이 중요하다. 인코딩 값으로 상태를 대신하여 표기하기 때문이다. 보 통 입력 신호는 단순하다(앞,뒤 이동 또는 처음으로 되돌아 가기 등)2진 카운터란 상태 변수들이 하나의 이진수 값을 표현한다고 보았을 때, 그 2진수 값이 1씩 증가 하도록 동작하는 카운터이다.2진 카운터의 설계 절차는 다음과 같다.상태도 표시 -> 플립플롭의 종류를 선택하고 비트 수에 따라 플립플롭의 수를 결정(3bit이면 플 립플롭 3개) -> 플립플롭의 입력과 출력에 문자기호를 첨가 -> 여기표와 출력표를 이용하여 상태 표를 완성 -> 카르노맵을 이용하여 간소화 된 플립플롭의 입력함수 구하기 -> 함수를 통해 논리 도 표현- LED 2개- 저항 : 1.0KΩ 2개, 330Ω 2개<중 략>집적회로(integrated circuit, IC)는 하나의 반도체 기판 위에, 여러 트렌지스터와 회로 구현에 필요 한 수동소자인 저항, 커패시터 등 모든 부품들을 동시에 집적시킨 회로이다. 집적회로는 집적된 게이트 수에 따라 소규모 집적회로(SSI), 중규모 집적회로(MSI), 대규모 집적회로(LSI), 초대구모 집 적회로(VLLSI), 극대규모 집적회로(ULSI)로 나뉜다.심층 탐구 실험용 부품-74LS139A dual 2-to-4 line 디코더디코더컴퓨터 내부에서 디지털로 코드화된 데이터를 해독하여 그에 대응되는 아날로그 신호로 바꿔주는 컴퓨터 회로이다.

공학/기술| 2025.04.19| 11페이지| 3,000원| 조회(75)

전자회로, 회로실험, 전자회로실험, 실험레포트

미리보기

닫기
판매자 표지

전자회로실험 Verilog 언어를 이용한 Sequential Logic 설계실험 레포트

1. 실험 제목Verilog 언어를 이용한 Sequential Logic 설계2. 실험 목표- Hardware Description Language(HDL)을 이해하고 그 사용방법을 익힌다.- Field Programmable Gate Array(FPGA) board 의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.3. 실험 장비 및 부품- Digilent Nexys4 FPGA BoardFPGA 보드는 범용 반도체(ASSP)와 주문형 반도체(ASIC)의 중간 정도에 위치한 성격을 가지는 logic반도체이다. 주문자들이 직접 설계할 수 있는 형태로 만들어져 있다. 프로그래밍을 위한 소프트웨어를 제공하여, 소비자들이 추후 소프트웨어를 통해 용도에 맞게 활용할 수 있도록 만들어져있다. 장점으로는 재수정이 가능하고 설계 회로 테스트를 현장에서 해볼 수 있다는 점, 간편하게 설계한 로직을 반복적으로 이식 할 수 있다는 점이 있다. 단점으로는 느린 작동 시간과 칩의 큰 사이즈, 많은 전력을 사용한다는 점이 있다.- vivado베릴로그(Verilog)IEEE 1364로 표준화된 베릴로그(Verilog)는 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어로, 회로 설계, 검증, 구현 등 여러 용도로 사용할 수 있다.C 언어와 비슷한 문법을 가져서 사용자들이 쉽게 접근할 수 있도록 만들어졌다. ‘if’나 ‘while’과 같은 제어 구조도 동일하며, 출력 루틴 및 연산자들도 거의 비슷하다. 다만 C 언어와 달리, 블록의 시작과 끝을 중괄호 기호를 사용하지 않고, 대신에 Begin과 End를 사용하여 구분하고, HDL의 특징인 시간에 대한 개념이 포함되었다는 것 등의 일반적인 프로그램과의 다른 점도 존재한다.4. 관련 이론- SR Latch

공학/기술| 2025.04.19| 9페이지| 3,000원| 조회(62)

전자회로, 회로실험, 전자회로실험, 실험레포트

미리보기

닫기
판매자 표지

전자회로실험 Moore & Mealy Machine 실험 레포트

1. 실험 제목Moore & Mealy Machine2. 실험 주차에 해당하는 이론 및 회로- FPGA 보드FPGA 보드는 범용 반도체(ASSP)와 주문형 반도체(ASIC)의 중간 정도에 위치한 성격을 가지는 logic반도체이다. 주문자들이 직접 설계할 수 있는 형태로 만들어져 있다. 프로그래밍을 위한 소프트웨어를 제공하여, 소비자들이 추후 소프트웨어를 통해 용도에 맞게 활용할 수 있도록 만들어져있다. 장점으로는 간편하게 설계한 로직을 반복적으로 이식 할 수 있고, 업데이트가 가능하다는점이 있다. 단점으로는 고비용, 사이즈문제가 있다. 베릴로그(Verilog)IEEE 1364로 표준화된 베릴로그(Verilog)는 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어로, 회로 설계, 검증, 구현 등 여러 용도로 사용할 수 있다.C 언어와 비슷한 문법을 가져서 사용자들이 쉽게 접근할 수 있도록 만들어졌다. ‘if’나 ‘while’과 같은 제어 구조도 동일하며, 출력 루틴 및 연산자들도 거의 비슷하다. 다만 C 언어와 달리, 블록의 시작과 끝을 중괄호 기호를 사용하지 않고, 대신에 Begin과 End를 사용하여 구분하고, HDL의 특징인 시간에 대한 개념이 포함되었다는 것 등의 일반적인 프로그램과의 다른 점도 존재한다.- initial문블록 부분을 순차적으로 실행시킨다. 시뮬레이션 때에만 사용한다.사용하는 예는 아래와 같다.- if문(조건문)의 신호로 수행여부가 결정된다. 만일 할당문이 한 줄 이라면 begin~end가 생략가능하고 사용하는 예는 아래와 같다.- case문Case문을 신호로 수행여부를 결정한다. 아래의 그림과 같이 case_item이 나열된 순서대로 비교한다.만약, 만족하는 case_item이 없다면, default로 가서 실행한다. Default가 없을 시에는 기존값을 유지한다.사용하는 예는 아래와 같다.

공학/기술| 2025.04.19| 9페이지| 3,000원| 조회(56)

전자회로, 회로실험, 전자회로실험, 실험레포트

미리보기

닫기
판매자 표지

서한그룹 한국무브넥스 품질 직무 인턴 최종 합격 자소서

한국무브넥스(프렌지 공업) 품질 직무 최합까지 했었던 자소서 입니다.총 4가지 문항으로 구성되어있습니다.

취업| 2025.04.19| 2페이지| 7,000원| 조회(217)

서한그룹, 최종 합격 자소서, 코멘토, 한국무브넥스, 드림버스컴퍼니

미리보기

닫기