총 214개
-
서강대학교 23년도 마이크로프로세서응용실험 3주차 Lab03 결과레포트 (A+자료)2025.01.211. 메모리 소자 마이크로 컨트롤러는 메모리 소자를 내장하고 있다. 메모리 소자는 크게 ROM과 RAM으로 구분되며, 이 둘의 차이는 volatile 여부로 나뉜다. RAM에서는 CPU가 데이터를 읽거나, 쓰는 동작을 수행할 수 있다. 2. SRAM 구조 및 동작 SRAM의 경우 메모리 소자의 한 종류이다. 메모리의 동작을 위해서는 핀들을 통한 신호전달이 필요하다. /CS는 특정 메모리 소자를 선택하는 신호로, LOW일 때 메모리가 선택되어 read/write가 가능해진다. /WE는 메모리에 데이터를 쓰고자 할 때 LOW가 되어야 ...2025.01.21
-
전자회로실험 과탑 A+ 예비 보고서 (실험 21 차동 증폭기 심화 실험)2025.01.291. 차동 증폭기 이 실험에서는 능동 부하를 사용한 차동 증폭기(differential amplifier)를 구성하여, 전압 이득과 CMRR을 측정하고자 한다. 주요 동작 원리는 입력 트랜지스터(M1, M2)가 차동 입력 신호를 증폭하고, 전류 거울(M3, M4)이 정전류원을 구성하며, 부하 트랜지스터(M5, M6)가 능동 부하로 작동하여 높은 출력 저항과 전압 이득을 제공한다. 이 회로는 높은 선형성과 잡음 억제 특성으로 고성능 아날로그 설계에서 필수적인 역할을 한다. 2. 공통 모드 제거비(CMRR) 차동 증폭기의 공통 모드 제...2025.01.29
-
전자공학응용실험 ch20 차동증폭기 기초실험 예비레포트2025.05.051. 차동 증폭기 기초 실험 차동 증폭 회로는 출력이 단일한 단일 증폭 회로에 비하여 노이즈와 간섭에 의한 영향이 적고, 바이패스 및 커플링 커패시터를 사용하지 않고도 증폭 회로를 바이어싱 하거나 다단 증폭기의 각 단을 용이하게 커플링 할 수 있으므로, 집적회로의 제작 공정이 좀 더 용이하여 널리 사용되고 있다. 이 실험에서는 MOSFET을 사용한 차동 쌍의 동작을 위한 기본 조건을 살펴보고 기본적인 측정을 통하여 검증하고자 한다. 이를 토대로 부하 저항을 연결한 MOSFET 차동 증폭 회로를 구성하여 확인하고, 특성을 분석한다. ...2025.05.05
-
각 모드에 따른 BJT 에너지 밴드2025.05.081. NPN BJT의 에너지 밴드 다이어그램 NPN BJT에 대한 각 모드(Active Mode, Inverted Mode, Saturation Mode, Cutoff Mode)에서의 에너지밴드 다이어그램을 설명하였습니다. Equilibrium 상태의 에너지 밴드를 먼저 살펴보고, 각 모드에 따른 에너지 밴드 다이어그램을 제시하였습니다. Active Mode에서는 Emitter-Base에 Forward Bias, Base-Collector에 Reverse Bias가 인가되어 전자가 Emitter에서 Collector로 이동하는 과정...2025.05.08
-
[전자공학응용실험]13주차_9차실험_실험21 차동증폭기 심화 실험_예비레포트_A+2025.01.291. 차동 증폭기 이 실험에서는 능동 부하를 사용한 차동 증폭기를 구성하여 전압 이득과 CMRR(공통 모드 제거비)를 측정하는 것이 목적입니다. 차동 증폭기는 두 개의 입력 신호의 차이를 증폭하는 회로로, 공통 모드 신호를 제거하여 원하는 차동 신호만을 증폭할 수 있습니다. CMRR은 차동 증폭기의 성능을 나타내는 지표로, 공통 모드 신호에 대한 차동 신호의 상대적인 크기를 나타냅니다. 이 실험을 통해 차동 증폭기의 동작 원리와 성능 측정 방법을 이해할 수 있습니다. 1. 차동 증폭기 차동 증폭기는 전자 회로 설계에서 매우 중요한 ...2025.01.29
-
[전자공학응용실험]12주차_8차실험_실험 20 차동 증폭기 기초 실험_결과레포트_A+2025.01.291. 차동 증폭기 기초 실험 이번 실험은 차동 증폭기 기초 실험으로써 전에 배운 전류 거울을 사용하여 전류를 MOSFET의 W/L의 비율로 흐르게 하고, 2개의 common source를 대칭으로 사용하여 공통 모드 입력을 인가해준다. 이로써 바이어스를 I/2로 잡아줄 수 있게 된다. 실험을 진행하면서 오실로스코프 프로브가 불안정하여 선을 잡고 진행하여야 출력이 잘 나오는 현상이 발생하여 어려움을 겪었다. 또한 클리핑이 일어나는 지점을 찾을 때, 출력에 클리핑이 잘 일어나는 지점을 찾기 위해 입력 전압을 400mVpp까지 올리게 되...2025.01.29
-
중앙대학교 마이크로프로세서 응용회로 설계실습 결과보고서 9주차2025.01.021. fnd.c 파일의 fnd_hexadecimal 배열 완성 fnd.c 파일의 static unsigned short fnd_hexadecimal[16] 배열을 완성하였습니다. 이 배열은 16진수 숫자를 7세그먼트 디스플레이에 표시하기 위한 값들을 저장하고 있습니다. 2. 선택 모드에서의 장치 선택 '선택 모드'에서 d를 입력하면 Dot Matrix, c를 입력하면 CLCD가 선택됩니다. 문제에서 주어진 dc, cd, dcd, ccddcd 조합으로 Dot Matrix와 CLCD가 모두 선택됩니다. 3. keypad 값 읽기를 위한...2025.01.02
-
저항의 연결 결과보고서2025.05.091. 저항의 색 코드와 측정 실험 1에서는 저항의 색 코드를 읽고 실제 측정한 저항값을 비교하였다. 측정한 저항값들의 오차는 허용오차 범위 내에 들어가는 것을 확인하였다. 2. 전류계의 CC 모드 설정 실험 2에서는 전류계의 CC 모드 설정 여부에 따른 전압, 전류, 저항 측정값의 차이를 확인하였다. CC 모드를 설정하지 않으면 과전류로 인해 전류계가 손상될 수 있음을 알 수 있었다. 3. 직렬 연결 회로의 특성 실험 3에서는 직렬 연결 회로에서 전압의 합과 전체 저항값이 이론식과 일치함을 확인하였다. 4. 병렬 연결 회로의 특성 ...2025.05.09
-
반도체 소자 및 설계 - 62025.05.101. FET(NMOS, PMOS) 공정 FET(NMOS, PMOS) 공정에 대해 설명합니다. FET(NMOS, PMOS)의 기호와 동작 원리, 특히 NMOS와 PMOS의 차단 모드, 선형 모드, 포화 모드에 대해 자세히 설명하고 있습니다. 2. 래치업 효과 CMOS 기술에서 내재된 바이폴라 접합 트랜지스터로 인해 발생할 수 있는 래치업 효과에 대해 설명합니다. 래치업 효과는 Vdd와 GND 라인을 단락시켜 칩을 파괴하거나 시스템 오류를 일으킬 수 있습니다. 3. 래치업 효과 해결 방법 래치업 효과를 해결하기 위한 방법으로 산화물 트...2025.05.10
-
디지털 회로 실험 및 설계 - NE555 Timer 발진회로 응용 실험 12025.05.161. NE555 타이머 IC NE555는 타이머, 지연, 펄스 생성 및 발진 역할을 하는 IC칩입니다. 내부 회로는 전압 분배기, 임계값 비교기, 트리거 비교기, 플립플롭, 출력, 방전 회로로 구성되어 있습니다. NE555는 불안정 모드(발진기), 단안정 모드, 쌍안정 모드 등 다양한 모드로 동작할 수 있습니다. 2. NE555 불안정 모드(발진 회로) NE555의 불안정 모드는 전압이 R1, R2를 통해 커패시터 C로 들어오면서 C가 충전되고, 2핀(TRIG)과 6핀(THR)의 비교기 출력이 RS 플립플롭의 R, S에 들어가 출력...2025.05.16
5 / 22
