총 298개
-
연산증폭기 예비보고서(고찰포함)A+2025.01.131. 연산증폭기 연산증폭기는 덧셈, 뺄셈, 곱셈, 나눗셈, 미분, 적분 등의 수학적 연산 기능을 수행할 수 있는 전압 이득이 매우 큰 증폭기입니다. 연산증폭기는 5개의 단자로 구성되어 있으며, 양의 전압과 음의 전압을 받아들여 출력값을 만들어냅니다. 연산증폭기는 두 입력 전압의 차이를 증폭하여 출력 전압을 생성합니다. 반전 증폭기와 비반전 증폭기는 연산증폭기의 대표적인 회로 구성 방식입니다. 2. 반전 증폭기 반전 증폭기는 연산증폭기의 두 입력 단자로 들어가는 전류가 0A이고, 두 입력 단자 사이의 전압차도 0V입니다. 따라서 저항...2025.01.13
-
(22년) 중앙대학교 전자전기공학부 전자회로설계실습 결과보고서 2. Op Amp의 특성측정 방법 및 Integrator 설계2025.04.301. Op Amp의 특성 측정 Op Amp의 두 입력단자에 ground를 연결하고 출력파형을 관찰하였고 Offset Voltage가 증폭되어 나온 출력 -12.5V를 확인했다. Op Amp에 공급하는 전압 이상으로 증폭할 수 없으므로 출력이 Saturation되는 결과가 나타났다. 2. Integrator 설계 R = =1 kΩ, C = 0.47 F의 Integrator를 설계하고, input pulse로 2V, 250Hz의 사각파를 인가하고 2ms 뒤의 출력파형을 관찰하였다. PSPICE 시뮬레이션 결과와는 출력전압의 크기에서 차...2025.04.30
-
실험 11_공통 소오스 증폭기 결과보고서2025.04.281. 공통 소오스 증폭기 이 실험에서는 MOSFET을 이용한 공통 소오스 증폭기의 동작 원리를 공부하고, 실험을 통하여 특성을 측정하고자 한다. 공통 소오스 증폭기는 게이트가 입력 단자, 드레인이 출력 단자, 소오스가 공통 단자인 증폭기로서 높은 전압 이득을 얻을 수 있는 장점이 있어 널리 사용되고 있다. 이 실험에서는 공통 소오스 증폭기의 입력-출력 특성 곡선을 구하고, 소신호 등가회로의 개념을 적용하여 전압 이득을 구해본 다음, 실험을 통하여 동작을 확인하고자 한다. 2. MOSFET 특성 실험을 통해 MOSFET의 각 단자들의...2025.04.28
-
트랜지스터를 이용한 회로 실험 결과 보고서2025.01.031. 트랜지스터의 동작 원리 이 실험에서는 트랜지스터의 기본적인 동작 원리와 3가지 동작 모드(선형 동작 영역, 포화 동작 영역, 차단 동작 영역)를 이해하고자 하였다. 트랜지스터의 증폭 특성을 확인하기 위해 이미터 공통 회로를 구성하고 전압, 전류 등을 측정하여 트랜지스터의 동작을 분석하였다. 또한 실제적인 이미터 공통 증폭기 회로를 구성하여 교류 신호에 대한 증폭 특성과 내부 저항을 계산하였다. 2. 트랜지스터 회로의 특성 곡선 및 부하선 실험 결과를 통해 트랜지스터 회로의 V_CE-I_C 특성 곡선과 부하선을 확인할 수 있었다...2025.01.03
-
A+ 정보통신실험 4주차 예비보고서 - OP-AMP 연산 증폭 회로2025.01.041. 연산 증폭기 연산 증폭기는 두 입력단자에 인가된 신호의 차를 연산 증폭기의 자체 이득만큼 증폭한 후 단일 신호로 출력합니다. 이상적인 연산 증폭기는 개방루프 이득과 입력저항이 무한대, 입력 바이어스 전류와 출력저항이 0, 공통 모드 제거비가 무한대의 특성을 가집니다. 연산 증폭기에는 가상단락과 가상접지 특성이 있어 부귀환을 걸어 사용하면 선형동작 범위가 넓어집니다. 2. 반전 증폭기 반전 증폭기는 폐루프 이득의 부호가 마이너스(-)로, 입력신호와 출력신호의 위상이 반전됩니다. 반전 증폭기에 두 개 이상의 입력이 인가되면 반전 ...2025.01.04
-
연산증폭기의 특성 예비보고서2025.01.061. 슬루율 슬루율은 계단 파형 전압이 인가되었을 때 출력전압의 시간에 따른 최대변화율을 나타내는 지표입니다. 슬루율이 높을수록 증폭기의 주파수 응답이 좋습니다. 실험에서는 PSPICE 시뮬레이션과 실험을 통해 uA741 연산증폭기의 슬루율을 측정하고, 데이터시트 값과 비교하였습니다. 2. 공통모드 제거비 공통모드 제거비(CMRR)는 연산증폭기 회로 설계에서 중요한 지표입니다. 입력단자에 같은 신호가 인가되는 공통모드 상황에서 증폭기의 출력전압이 0이 되어야 하지만, 실제로는 완벽하지 않기 때문에 공통모드 이득이 발생합니다. CMR...2025.01.06
-
실험 09_MOSFET 기본 특성 결과보고서2025.04.281. MOSFET 기본 특성 MOSFET은 전계 효과(field effect)를 이용하여 전류가 흐르는 소자이며, 전하를 공급하는 소오스 단자, 전하를 받아들이는 드레인 단자, 전류의 양을 조절하는 게이트 단자, 기판의 역할을 하는 바디 단자로 구성되어 있습니다. 게이트 전압을 바꾸면 드레인에서 소오스로 흐르는 전류가 바뀌면서 증폭기로 동작할 수 있습니다. 이 실험에서는 MOSFET의 기본적인 동작 원리를 살펴보고, 전류-전압 특성 및 동작 영역을 실험을 통하여 확인하였습니다. 2. NMOS와 PMOS의 문턱 전압 차이 NMOS의 ...2025.04.28
-
소신호 전압 증폭 회로 실험 보고서2025.01.041. 소신호 신호 소신호(미약신호)는 센서신호, 수신된 통신신호, 생체신호, 물리/화학현상 신호와 같이 크기가 거의 잡음 수준인 신호를 말한다. 이러한 소신호를 증폭하기 위해서는 입력 및 출력 임피던스 개념을 고려해야 한다. 2. 공통 이미터(Common Emitter) 증폭기 공통 이미터 증폭기는 입력신호가 베이스 단자에 인가되고 컬렉터에서 출력신호가 나오도록 구성된 회로이다. 이 회로는 이미터 단자가 접지되어 입력과 출력에 공통단자 역할을 하므로 공통 이미터 증폭기라고 부른다. 이 증폭기는 저주파 전압 증폭, RF 트랜시버, 저...2025.01.04
-
이미터 공통 증폭기 결과보고서2025.01.021. 이미터 공통 증폭기 이번 실험에서는 이미터 접지 증폭기에서의 이미터, 베이스, 콜렉터 전압을 측정하고 이를 이용하여 트랜지스터에서 흐르는 전류의 값과 β, gm, rpi의 값을 계산할 수 있었다. 또한 입력과 출력 전압을 측정하여 입력과 출력 저항의 값을 계산할 수 있었다. 이러한 과정을 통하여 이미터 접지 증폭기의 입력 저항과 출력 저항의 개념을 잘 이해하게 된 것 같다. 출력 파형의 왜곡 현상을 관찰하여 회로가 포화상태에 도달하였는지, 차단 상태에 도달하였는지에 대하여 알아볼 수 있었다. 이번 실험에서는 그래프의 윗부분이 ...2025.01.02
-
JFET 특성2025.04.301. JFET JFET은 Junction Field Effect Transistor의 약자로써 접합형 전계효과 트랜지스터를 의미한다. JFET은 전류를 통해 제어하는 BJT와 달리 전압을 조절해 제어하는 소자이며, 또한 Majority carrier와 Minority carrier를 모두 이용하는 BJT와 달리 Majority carrier만 이용하는 Unipolar 소자이다. JFET은 N채널 형과 P채널 형으로 나뉘며, 각각의 단자는 Gate, Drain, Source라는 이름을 가진다. JFET의 작동원리는 Drain과 Sou...2025.04.30
20 / 30
