총 25개
-
전류원 및 전류 미러 회로 예비결과보고서2025.01.021. 전류원 전류원(current source)는 상황에 관계없이 항상 일정한 전류를 보내려고 하는 회로를 의미한다. 이상적인 전류원의 경우 상황에 영향을 받지 않겠지만 현실에서는 상황에 따라 전류에 영향을 주기도 한다. 대표적인 전류원으로 BJT, FET가 있다. 전류원의 내부 임피던스(Zin)가 작을수록 좋으며, 내부 임피던스는 최대한 크게 해줄수록 좋다. JFET 전류원은 드레인-소스 포화전류에서 동작하도록 바이어스된 JFET를 사용하며, BJT 전류원은 트랜지스터의 특성을 이용하여 구현한다. 2. 전류 미러 전류 미러는 한쪽...2025.01.02
-
전기전자공학실험-공통 소스 트랜지스터 증폭기2025.04.301. 공통 소스 증폭기(Common Source Amplifier) 소스(Source)부분이 접지되어 입력전압과 출력전압의 기준이 되어 공통 소스 증폭기라고 불리며, 입력은 Gate, 출력은 Drain에 연결되어있다. BJT 공통 이미터 증폭기와 유사한데 게이트 방면을 통하여 들여다보는 쪽은 역방향 바이어스가 걸린 접합면이므로 입력 임피던스가 매우 크고 그로 인하여 높은 전류이득과 BJT에 비해 떨어지는 편이지만 전압이득 모두 가질 수 있다. JFET은 입력신호원의 출력 임피던스가 높은 경우에 높은 전류 이득을 얻기 위한 회로에 사...2025.04.30
-
전기전자공학실험-다단 증폭기 RC 결합2025.04.301. RC 결합 JFET 다단 증폭기 다단으로 연결된 증폭기의 전압이득은 서로 연결된 증폭기의 전압이득의 곱이다. RC 결합은 커패시터를 이용해 직류 성분을 차단하고 교류 성분만 전달하는 결합 방식이다. 각각의 증폭 회로에서 독자적인 바이어스 전압을 선택할 수 있으나 결합 커패시터의 리액턴스가 주파수의 영향을 받기 때문에 두 증폭기 간 교류 신호 전달이 주파수의 영향을 받아 전체 증폭 회로의 이득이 주파수에 따라 변할 수 있다. 2. BJT와 JFET의 차이점 BJT와 비교하면 FET의 종류는 더 다양하다. 모든 FET는 매우 높은...2025.04.30
-
전기전자공학실험-JFET 바이어스 회로2025.04.301. JFET 고정 바이어스 회로 JFET 고정 바이어스 회로의 입력 및 출력 특성을 분석하였습니다. JFET의 드레인 특성곡선과 부하선의 교점이 동작점을 결정하며, 쇼클리 방정식을 이용하여 드레인 전류를 계산할 수 있습니다. 또한 출력단의 전압 VDS를 구할 수 있습니다. 2. JFET 자기 바이어스 회로 JFET 자기 바이어스 회로의 입력 및 출력 특성을 분석하였습니다. 이 회로에서는 VGS가 출력 전류 ID의 함수이며, 고정되지 않습니다. 쇼클리 방정식을 이용하여 드레인 전류를 계산할 수 있으며, 출력단의 전압 VDS, VS,...2025.04.30
-
울산대학교 전기전자실험 13. 전류원 및 전류 미러 회로2025.01.121. JFET 전류원 JFET을 이용한 회로에서 부하저항을 20Ω, 100Ω, 150Ω으로 변경해가며 전류를 측정했을 때 10.1mA, 10.3mA, 10.2mA으로 저항값의 변화에도 관계없이 약 10mA의 전류를 공급해줄 수 있다는 것을 확인할 수 있었다. 이는 JFET 전류원 회로가 부하저항 변화에 영향을 받지 않고 일정한 전류를 공급할 수 있음을 보여준다. 2. BJT 전류원 BJT를 이용한 회로에서 부하저항을 3.6kΩ과 5.1kΩ으로 변경하면서 전류를 측정했는데 두 회로 모두 1.04mA의 전류가 측정되었다. 이를 통해 B...2025.01.12
-
전류원 및 전류 미러 회로 실험2025.11.171. 전류 미러 회로 집적회로에서 공통의 정전류원으로 생성된 기준 전류를 복사하여 각 회로에 일정 전류를 공급하는 회로. NPN 또는 PNP 트랜지스터 사용 여부와 부하저항 위치에 따라 전류 싱크형과 전류 소스형으로 구분된다. 두 트랜지스터의 베이스-에미터 전압(VBE)이 동등하면 에미터 전류와 콜렉터 전류도 같아져 전류가 복사되는 원리로 동작한다. 2. JFET 전류원 JFET를 이용한 전류원 회로로, 부하저항(RL) 값을 변경하며 드레인-소스 간 전압(VDS)과 부하전류(IRL)를 측정하는 실험. 51Ω에서 20Ω, 82Ω, 1...2025.11.17
-
JFET 특성 및 바이어스 회로 실험2025.11.161. JFET(접합 전계효과 트랜지스터)의 구조 및 동작원리 JFET는 P형 반도체 중간에 N형 반도체로 둘러싼 단극 소자로, Channel, Gate, Drain, Source로 구성된다. N채널의 경우 Drain에 높은 양의 전압을, Gate에 낮은 전압을 공급하면 Depletion 영역이 형성되어 Gate-Source 전압에 의해 채널 크기가 조절되고, 이를 통해 Drain에서 Source로 흐르는 전류량을 제어할 수 있다. BJT와 달리 매우 높은 입력저항을 가지며 게이트-소스 간 전압으로 전류 흐름을 제어한다. 2. Sho...2025.11.16
-
JFET 특성 및 바이어스 회로 실험2025.11.161. JFET 포화전류 및 핀치오프 전압 JFET의 기본 특성을 측정하는 실험으로, 포화전류(IDSS)는 9mA, 핀치오프 전압(VP)은 -4V로 측정되었다. VGS가 -3.5V 이상일 때 핀치오프 상태가 발생하며, 이 상태에서는 드레인 전류(ID)가 0에 가까워진다. 핀치오프는 게이트-소스 간 역방향 바이어스가 증가하면서 채널이 차단되는 현상이다. 2. JFET 전달특성 및 출력특성 VGS 값의 변화에 따른 ID의 변화를 측정한 전달특성과 VDS 변화에 따른 ID의 변화를 측정한 출력특성을 분석했다. VGS=0V일 때 ID는 최대...2025.11.16
-
JFET 특성2025.04.301. JFET JFET은 Junction Field Effect Transistor의 약자로써 접합형 전계효과 트랜지스터를 의미한다. JFET은 전류를 통해 제어하는 BJT와 달리 전압을 조절해 제어하는 소자이며, 또한 Majority carrier와 Minority carrier를 모두 이용하는 BJT와 달리 Majority carrier만 이용하는 Unipolar 소자이다. JFET은 N채널 형과 P채널 형으로 나뉘며, 각각의 단자는 Gate, Drain, Source라는 이름을 가진다. JFET의 작동원리는 Drain과 Sou...2025.04.30
-
JFET 바이어스 회로설계 실험2025.11.171. 고정 바이어스 회로 고정 바이어스 회로에서는 Vgs가 독립된 직류 전원에 의해 결정된다. Vgs가 상수임을 나타내는 수직선이 Shockley 방정식으로 표현되는 전달 특성곡선과 만나게 된다. 이 방식은 간단하지만 온도 변화에 민감하여 Q점이 불안정할 수 있다. 2. 자기 바이어스 회로 자기 바이어스 회로에서는 Vgs의 크기가 드레인 전류 Id와 소스저항 Rs의 곱으로 정의된다. 회로의 바이어스 선은 원점에서 시작해 전달 특성곡선과 직류 동작점에서 교차한다. 소스 저항이 커질수록 바이어스 선은 수평에 가까워지고 드레인 전류는 작...2025.11.17
1 / 3
