목 차Ⅰ. 서 론Ⅱ. Digital 논리 회로의 설계1. 논리 Gate 의 설계2. Logical effort 에 의한 논리 회로의 Delay 계산3. Logical effort 를 위한 값 측정Ⅲ. Sucessive Selection Encoder 설계1. SSE 의 원리 및 구조2. SSE 설계를 위한 Delay 계산Inverter 의 DelayTCMUX 의 DelayLogical effort 에 의한 SSE 의 Delay 계산3. Successive Selection Encoder 의 설계 및 Delay 측정Successive Selection Encoder(3bit, 4bit)의 설계와 측정값에 따른 Delay 비교8 bit SSE 설계4. SSE 의 실제 성능 측정Ⅳ. Analog / Digital Converter 의 설계1. Type1, Type2 Comparator 를 이용한 4 bit ADC 설계2. Type2 Comparator 를 이용한 8 bit ADC 설계Ⅴ. 결 론Ⅰ. 서 론ADC (Analog-to-Digital Converter)는 System 을 하나의 칩에 넣으려는 SOC (System on chip)와 혼합회로의 설계에 있어 빼놓을 수 없는 기본 부품으로 매우 중요한 역할을 하고 있다. ADC에는 여러 종류가 있으나 속도의 관점에서 flash ADC가 가장 유리한 것으로 알려져 있다. Flash ADC 는 크게 Comparator 와 Encoder 부분으로 구분하여 생각해 볼 수 있으며 병렬로 설계된 Comparator 에서 Thermometer 신호를 뽑아내고 그 신호를 Encoder 에서 Binary Code 로 변환한다.Comparator는 입력된 전압을 자신의 Reference 전압과 비교하는 역할만을 하며, Reference 전압보다 높은 전압이 인가되면 1, Reference 전압보다 낮은 전압이 인가되면 0을 출력한다. Flash ADC 는 Comparator 를 병렬로 배열한 구조를 가진다. 즉, n bit AD볼 수 있다.일반적인 회로로 확대해 본다면(식 2.2.7)이 되고 식에서 는 동일한 크기의 을 가지는 Inverter의 Output Diffusion Capacitance 에 대한 설계 Gate의 Output Diffusion Capacitance를 의미하며 는 동일한 크기의 을 가지는 Inverter의 Input Capacitance에 대한 설계 Gate의 Input Capacitance를 나타낸다. 또한 식을 통해 는 Load가 없는 경우의 Delay가 되는 것을 알 수 있다. 실제 Transistor의 Size 결정에는 W의 크기가 사용되므로 Capacitance 값을 대신하여 W의 크기로 나타내면 과 의 분자가 서로 상쇄되고 은 Load를 이루는 Gate의 Input Capacitance가 된다. Load 가 되는 Gate의 Input Capacitance를 이라고 하면 (식 2.2.7) 은(식 2.2.8)로 바꾸어 쓸 수 있고, 는 같은 을 가지는 Inverter의 입력 Capacitance 에 대한 Load Gate의 입력 Capacitance 비율을 나타낸다.Logical effort 를 이용하는 경우 의 크기에 따라 를 무시할 수 있다. 일반적으로 가 1 이상인 경우 는 무시될 수 있으며 1 미만에서는 무시하지 않는 것으로 알려져 있다.지금까지 설명한 Logical effort 는 Digital 논리 회로의 Delay 를 간단히 계산하여 설계에 이용할 수 있지만 공정이 복잡해 지고 빨라지면서 선형성이 떨어져 설계 후 많은 수정이 필요한 단점도 있다. 실험에서는 기본적으로 Logical effort 를 이용하였으며 실험 과정에서 문제가 되는 점도 찾을 수 있었다.3. Logical effort 를 위한 값 측정Logical effort 를 사용하기 위해서는 상수가 되는 몇 가지 Patameter 가 필요하다. 기본적으로 P/N ratio 값이 그에 해당할 것이며 이는 공정의 특성을 파악하고 간단한 Gate 를 설계해 봄으로써 결정할 수 있다. 실험이 나오는 시간을 동일하게 할 필요가 있다. 따라서 Logical Effort 에 의하여 Delay 를 계산하여 각 TCMUX 와 Inverter 의 Size 를 조정하였다.Inverter 의 DelayLogical effort 에 의한 Inverter 의 Delay 는 이미 측정 과정에서 언급 하였다. Delay 를 계산하기 위한 (식 2.2.8) 에서 는 1이 되고 Load 에 따라 식은 아래와 같이 정리될 수 있다.(식 3.2.1)여기서 는 Inverter 의 뒤에 오는 Gate 에 따라 달라지게 된다. 만약 뒤에 오는 Gate 가 Inverter 라면 는 1이 될 것이며 NAND Gate 라면 (2+ρ)/(1+ρ) 가 될 것이다.(ρ는 P/N ratio)TCMUX 의 DelaySSE 에 쓰이는 MUX 는 TCMUX1 과 TCMUX2 로 나뉜다. 두 TCMUX 모두 U, L 입력을 받고 C 신호에 따라 Y 를 출력으로 내보낸다. 은 TCMUX 의 회로도를 나타낸 것이다. ( ) 안의 숫자는 각 Transistor 의 Size 를 나타낸 것이다. TCMUX의 구조TCMUX는 일반적인 2:1 MUX 와 같은 동작을 하기 위해 만들어졌지만 실제 구조는 다르다. 일반적인 2:1 MUX 를 부울리안 대수로 표시하면, mux(U,L,C)=U*C+L*(!(C))로 표현된다. 여기서 !는 inverting 논리, +는 OR 논리, *는 AND 논리를 의미한다.다른 회로와는 달리 ADC 에서는 Reference 전압이 낮은 Comparator 에서 나온 TC 신호가 0 이면 그보다 Reference 전압이 높은 Comparator 에서 나온 TC 신호는 1이 될 수 없다. 의 3bit SSE 에서 B1 신호를 결정하는 TCMUX1 의 두 입력 T2와 T6 의 경우를 보자. T2가 1 이라면 T6은 입력 신호가 6 이상인 경우 1이 되고 나머지 경우는 0 이 된다. 그러나 T2 가 0 이라면 입력 신호는 0 또는 1 이므로 T6은 항상 0 이 된다. 부울리안 대수로 표ter 가 된다.Delay 는 Analog Input 의 최소값에서 최대값으로 올라갈 때 BC 신호의 출력이 나오는 시간을 측정하였다. 3 bit SSE 측정은 입력 신호를 0(000) 에서 7(111) 로 변화시켜 가며 TC 입력에 의해 BC 신호가 0 에서 1로 상승하는 시간인 tdlh 를 측정 하였고 반대로 7 에서 1로 변화시켜서 tdhl 을 측정 하였다. 4bit 역시 동일하게 진행하여 측정해 보았다. 는 측정에 사용된 입출력 파형의 예를 나타낸 것이다. SSE Delay 측정값에 따른 Delay 비교Logical effort 를 이용한 설계를 위하여 를 구하고 그 값을 이용 하였지만 는 예상보다 너무 적은 값이었다. 그래서 기존의 방법대로 를 1로 보고 값은 무시하는 방법으로 설계를 진행하였다. Logical effort 에 사용되는 값에만 변화를 주었을 뿐, 회로 구조나 다른 부분은 동일하다. 는 3bit SSE 를 설계한 결과를 비교한 것이며 은 4 bit SSE 설계 결과를 비교한 것이다.표를 보면 가 1일 때에 너 빠른 속도로 동작하는 것을 확인 할 수 있다. 이는 Logical effort 를 위한 계산 과정이나 를 구하는 측정 과정에서 오류가 있거나 Logical effort 가 이 공정에서는 선형적으로 잘 맞지 않는다는 것을 의미하는 것이었다. 그러나 Standard Inverter 에 사용된 Size (Wn=0.6um) 로 전체를 설계했을 때나 Minimum Size 로 전체를 설계했을 때와 비교하면 실험과정에서 구한 를 이용한 Logical effort 가 훨씬 나은 성능을 보여 주었다. 표 3.3.4 는 전체를 Minimum Size 로 설계하고 측정한 4 bit SSE 의 Delay 이다. 여기서 delay 로 표시된 것은 tdhl 과 tdlh 의 평균값이다.=0.332tdhltdlhdelay=1tdhltdlhdelayb2152p164p158pb2138p130p134pb1170p155p163pb1171p146p159pb0166pator 를 이용한 4 bit ADC 도 설계 하였다. Type2 Comparator 는 Differential Amplifier 구조로 Comparator 역할을 하는 회로의 뒤에 3개의 Standard Inverter 를 연결하여 설계한 것으로 Type1 과 마찬가지로 SSE 의 TC 입력에 있는 것으로 고려된 Standard Inverter 가 이미 설계되어 있는 것이다. 는 Type2 Comparator 의 성능을 나타낸 것이다.이렇게 2 개의 Comparator 와 SSE 를 이용해 설계한 4bit ADC 의 성능을 측정해 보았다. Fan out 은 Standard Inverter 10개로 SSE 설계과정과 동일했다. 먼저 Analog 입력의 최소값에서 최대값까지의 펄스 입력을 주고 BC 출력이 나오는 시간을 측정하였다.Type 2referencevoltagerisingtime(ps)fallingtime(ps)tdhl(ps)tdlh(ps)DNL(%)INL(%)10.449941.935.5339.579.90.25-0.1520.490041.933.9243.881.7-0.300.1030.529942.032.9197.383.80.05-0.2040.569942.032.5172.285.7-0.08-0.1550.609942.132.3157.588.10.10-0.2360.650042.132.2148.191.2-0.40-0.1270.689842.332.0141.494.80.70-0.5280.730142.431.9136.898.90.300.1890.770242.631.9133.3103.6-1.230.48100.809742.731.9130.4108.80.05-0.75110.849742.931.8128.2114.50.15-0.70120.889843.231.8126.2120.91.25-0.55130.930343.531.9124.5127.9-1.130.70140.969843.731.7123.0135.7-0.57-0.43151.009644.431.8121.5144.1-1.00 1 -
MDAC 설계1. 고속 ADC우선 MDAC에 들어가기에 앞서 고속 ADC에 대해 알아보겠다.ADC(Analog-to-Digita Converters)는 아날로그 시그널을 디지털코드로 바꿔주는 것으로 우리는 고속 ADC에 대해 알아 볼 것이다. 고속 ADC에는 Flash ADC, Two-Step ADC, 폴딩 ADC 파이프라인 ADC 등이 있다.1.1 Flash AD플래쉬(Flash ADC)는 가장 잘 알려진 ADC중의 하나로 개념적으로 간단하고 실제 가장 빠른 구조를 가진다. 이번 프로젝트에서 8bits Flash ADC를 설계를 하였었고, SSE(Successive Selection Encoder)와 Differential Amplifer Comparator로 구성하여 0.15um 공정을 사용하여 기존의 ADC보다 휠씬 빠른 700pico sec의 스피드를 가진 ADC를 설계할수 있었다.1.2 Two-Step ADC1.2.1 정의 및 장?단점Two-Step ADC는 빠른 속도와 8비트에서 10비트 수준의 비교적 높은 정확도를 얻기 위해 가장 일반적으로 사용되는 구조이다.Two-Step ADC와 Flash ADC의 장?단점MSB : Most Significant Bit : 최상위 비트 : 이진수 숫자 중에서 제일 큰 자리수LSB : Least Significant Bit : 최하위 비트 : 이진수 숫자 중에서 마지막 자리수1.2.2 구조 및 동작원리Two-Step ADC는 Sample-and-HoldAmplifer(SHA) Coarseflash ADC, Digital-to-Analog Conberter(DAC), Subtractor, Fine flash ADC 로 구성된다. 완전한 디지털 신호를 출력하기 위해 Coarse flash ADC에서 MSBS를 출력하고 Fine flash ADC에서 LSBS를 출력한다. 이 두 단계에서 클럭(Φ1,Φ2)를 사용하여 각 단을 조절한다.SHA는 아날로그 입력 신호를 클럭에 따라 sampling, Holding 동작을 한다못하게 된다.우리가 구현할 8bit Two-step ADC는 Flash ADC에 비해 Comprarator의 수를 줄여 전력소모, 면적 및 입력 캐패시턴스를 줄일수 있게 구현할수 있다. 예를 들어 Coarse Flash ADC에 Comparator는 (24-1)개와 Fine Flash ADC (24 -1)개로 30개를 사용, Flash ADC는 (28-1)개의 255개의 Comparator가 필요하게 된다.1.2.4 설계시 유의할 점뺄셈기에서의 증폭기 유무뺄셈기의 출력되는 잔류 전압은 증폭되지 않는 경우 하위 플래쉬 ADC의 설계에 큰 영향을 미친다. 증폭기가 사용되지 않을시 뺄셈기의 출력인 잔류전압이 직접 하위 플래쉬 ADC의 입력으로 인가되는데, 이 전압은 상위 ADC와 DAC를 거쳐 발생하는 양자화 오차에 의해 생기는 것으로 이 잔류전압은 상위플래쉬 ADC의 1LSB밖에 되지 않는다.이 작은 입력신호에 대해 하위 플래쉬 ADC가 요구하는 해상도로 출력하기 위해서는 작은 차이를 구별할 수 있는 정확한 비교기가 필요하다. 이것은 비교기의 입력옵셋(offset)이 하위 플래쉬 ADC의 1LSB를 구별할 수 있을 만큼 작아야 하므로 높은 해상도에서 이 조건을 만족시키는 비교기를 설계하기는 힘들다.뺄셈기와 하위 플래쉬 ADC사이에 이득 A인 증폭기가 사용된다면, 하위 플래쉬 ADC의 1LSB의 영역은 이득 A만큼 여유가 있으므로 비교기의 설계는 훨씬 쉬워진다.그러나 증폭기의 추가로 시간지연이 생기며, 잔류전압에 이득이 곱햇진 전압이 하위 플래쉬 ADC의 full-scale 입력 전압과 정확하게 일치하지 않는 경우가 발생할수 도 있다.ADC, DAC 및 뺄셈기의 선형성(Linearity)그림 2.1 (a) 이상적인 잔류 전압 그림 2.1 (b) 오차 영양에 의한 잔류 전압실제 Two-Step ADC의 잔류전압은 상위 플래쉬 ADC, DAC및 뺄셈기를 거쳐서 나온 것으로 이러한 과정에서 이득오차, DNL, INL 및 옵셋 등의 영향을 받는다. 이상적인 잔류전압은 그럼커패시터는 플래쉬 ADC의 출력 신호에 따라 접지(GND) 또는 Vref에 연결하며, 증폭기는 아날로그 입력 신호와 DAC의 출력 신호의 차이를 증폭한다.Qf = 2NC(DVREF) + CVINQf : 증폭모드 양자화된 입력 전하량샘플링 모드의 식과 같이 입력에 해당하는 전하(Qi)가 캐패시터에 저장되고, 증폭 모드에서 양자화된 입력에 의한 전하량은 Qf 로 나타내어진다.두 모드에서 전하량은 일정하게 유지되므로 두 식을 같다고 놓으면Vo = 2N(VIN - DVREF)VREF : 기준전압DVREF : flash A/D converter의 출력에 의해 결정되는 값이 식과 같이 MDAC의 출력은 잔류 전압을 2N 배 증폭하게 된다.2.3 MDAC 보상 회로 및 유의사항Two-Step ADCdp 사용되는 여러 회로의 오차 영향에 의해 MDAC의 출력이 Vref보다 크거나 작을수도 있는데, 이와 같은 문제를 해결하기 위해서는 보통 증폭률을 2N 이 아니 2N -1률로 하여 디지털 교정 회로(Digital Correction Logic : DCL)를 사용한다. 또한 설계시 유의할 점으로는 스위치 피드스루, 캐패시터 부정합, 한정된 전압 이득 kT/C잡음등 여러 가지를 유의 해야겠지만 일단은 MDAC가 제대로 동작하는지가 우선이므로 DCL이나 유의사항은 무시한체 증폭모드로 제대로 동작하는지 샘플링모드로 동작하는지 알아보기로 한다.3. 2bit MDAC 설계손으로도 풀수 있어 확인 가능한 가장 간단한 2bit MDAC를 설계해 볼 것이다.3.1 회로도2bit MADC 회로도펄스1과 펄스2를 각각 다르게 입력하여 펄스1일때는 Vin이 들어가는 샘플링모드가 동작하고 펄스2일때는 Vref에 의한 증폭모드가 동작하게 하여 그 차를 op-amp가 증폭하게끔 회로도를 설계하였다. 2bit이므로 00,01,10,11만을 구별 할수 있게 B1,B0를 임의로 넣어 줄수이겠 끔 하였다.3.2 스위치 Subcircuit한 개의 스위치를 subcircuit를 잡아 2bit Two-Step AD. 2bit MDAC 재설계스위치 한 개를 subcircuit으로 하지 않고 subcircuit을 두 개를 만들어 더욱 간단한 회로도를 작성하여 2bit MDAC를 설계해 보았다.4.1 회로도모든 공정은 0.15um로 했으며 inverter는 standard inverter(Wn = 0.6um, Wp =1.23um)를 사용하였다.Vdd는 1.5V, Vss는 0V 스위치에 들어가는 Wn,Wp는 최소 사이즈인 0.3um로 실험을 하였다.2bit MDAC 회로도2bit MDAC의 회로도이다. 스위치를 subcircuit 하나로만 한 실험과 같은 회로에 노드를 다르게 다시 잡고 스위치 하나로 회로를 구성한게 아니라 이번에는 원래의 스위치 subcircuit 과 Vref에의해 B1,B0가 0,1이냐구 바뀌는 subcircuit를 하나 더 추가하여 기존의 스위치 subcircuit 9개와 새로 추가한 subcircuit 2개로 구성하는 회로를 다시 만들어보았다.더욱 간단해진 회로는 바로 아래에 있는 그림과 같다.스위치기호로 표시하여 휠씬 간단한 회로를 구성해보았다.4.2 스위치1, 스위치2 SubcircuitSW1 subcircuit기존에 사용하였던 스위치 subcircuit를 노드 이름만 바꾸어 다시 사용하였다.그리고 다른 스위치 subcircuit를 만들어 동작하는데 휠씬 더 간단하고 동작시간도 줄일 수 있었다.다른 스위치 subcircuit은 아래의 그림과 같다.SW2 subcircuit이 스위치1의 subcircuit 7개와 스위치2 subcircuit 2개와 다른 펄스1,펄스2를 입력시키고 op-amp로 잔류전압을 증폭시켜주는 회로를 구성하였다. 캐패시터는 10f로 주고 (2C=20f, C=10f, C=10f ), binary code 00,01,10,11를 나타내기 위해 b1,b0에 Vdd와 Vss를 번갈아 가며 실험하였다.4.3 펄스1, 펄스2펄스는 전에 했던 실험과 마찬가지로 펄스1이 들어가면 펄스2는 동작하지 않고 커패시터에 의해 그 값을 간직하고 펄스2는 아무런 작동을 하지 않았고, 펄스 2에서는 이론데로 제대로 작동하였다. 하지만 심한 노이즈를 확인 할 수 있고, 입력이 캐패시터에 들어가는데 많은 시간이 듬을 파형으로 알 수 있다. 이론상으로는 제대로 나왔으나 실제로 Vout은 음수값을 가질수 없으므로 이 실험은 잘못된 것이다. Vref값을 2bit라고 Vdd값을 4로 나눈 375mV를 그대로 준 것이 잘못 된 것같다.그리고 Vin값을 다른 값을 입력하였을 시 이론상으로 나오는 값이 안나오는 경우도 실험으로 확인 할 수 있었으므로 이번 실험 또한 잘못 된 것이다.여러 실험을 더 해본 결과 예상데로 Vref가 문제 였다. Vref는 Vdd를 bit의 제곱으로 나눠주는게 아니라 Vdd를 그대로 써줘야 하는 걸 알 수 있었다. 이번 실험에서의 Vref는 1LSB를 나타내는 것이다. 다음에 보일 4bit MDAC에서 더 정확한 실험을 보일 것이다.5. 4bit MDAC 설계이번 실험에서는 4bit MDAC를 구현 해보고 최상의 조건을 찾아 볼 것이다. MDAC의 동작 중 커패시터가 끼치는 영향, op-amp의 영향 등을 알아 볼 것이다.5.1 4bit MDAC 회로도4bit MDAC 또한 2bit MDAC에 bit 수만 더 늘어난 회로에 불과하다. 모든 input은 2bit에 했던거와 마찬가지가 될 것이다.그림 4bit MDAC 회로도커패시터가 더 늘어났고, binary 코드가 2개에서 4개로 늘어난 것 빼고는 2bit일때의 회로도와 같다. 대신 이번 실험에서는 펄스1일때는 Vin이 들어가 커패시터에 충전만 하므로 펄스1은 줄이고 펄스2가 잔류전압의 차이를 16배 증폭 시켜주는 것이므로 펄스2 구간은 큰 구형파를 입력할 것이다.이론상의 Vout 값을 알아 보도록 하자.2bit일때 구한 방식과 마찬가지로 구하면 다음과 같은 식이 나온다.2n(Vin -DVref )=V0utD=8B3+4B2+2B1+B0따라서 4bit 일때의 Vout과 Vref는 다음과 같다.V0ut = 16(Vin -Dvref ) = 16Vin - .
들어가며...얼마전에 끝난 2004 아테네 올림픽에서 우리 나라 탁구는 남자 단식 금메달 유승민, 여자단식 동메달 김경아, 여자 복식 은메달의 놀라운 결과를 낳았다. 1988년 남자단식 유남규 여자복식 금메달 이후 16년만에 찾이한 금메달로 값진 결과였다. 올림픽이후 유승민의 인기또한 상승하였으며, 다시 한번 탁구의 부흥기를 가져 올것으로 예상된다. 여기에 맞추워 나는 탁구를 제대로 이해하고 기초적인 기술을 익혀 탁구의 부흥에 나두 한몫하고파 이책을 읽게 되었고 이렇게 간단하게나마 요약을 해본다. 자세한 설명과 많은 부분의 그림과 사진으로 잘 설명되어 있고 심리 기술을 접목시켜 더 좋은 운동효과를 불러일으킬수 있게 쓰여진 책이다.1. 탁구의 이해1. 탁구의 특성탁구경기는 좁은 장소에서 또한 적은 인원이라도 언제나 즐길 수 있으며 또한 운동자체가 별로 과격하지 않아서 남녀노소 누구나 할 수 있는 종목이다. 따라서 각급 학교의 정규체육시간, 특별활동 시간에도 이용할 수가 있으며, 직장인의 건강과 체력의 유지와 증진을 위하여도 이용할 수가 있으며 특히 레크레이션으로도 이용할 수 있어 이용 범위가 넓다. 그리고 탁구경기에 동원되는 운동기능이나 운동능력, 그리고 체력적 측면도 다른 어떠한 종목보다 다양하다. 탁구경기를 잘 할 수 있는 기초적인 요인은 신체적인 요인, 인지적인 요인, 정의적인 요인 모두를 들 수 있다. 신체적인 면은 근력, 순발력, 반응시간, 감각의 예민성, 유연성, 지구력 등이며 인지적인면은 판단력, 공간지각, 상태지각, 리듬판단 등이며, 정서적인 면은 집중력, 동기, 안정성 등이라 할 수 있다. 따라서 인체의 근육계, 골격계, 순환 호흡계, 감각계와 특히 신경계가 동원되며 그러한 인체 각 기관이 함께 작용하는 민첩성과 협응력, 탁구 경기력에 필수적이 요인이라고 할 수 있다.2. 탁구의 역사탁구는 그 역사나 기원이 정확하지 않은데 중세 이탈리아의 루식 필라리스(Rusic Pilaris) 라는 유희에서 변한 것이라 하기도 하고 15-16세기경 프랑스 궁전2게임을, 5게임의 경우는 3게임을 이기면 승자가 된다. 단체전을 진행하는 방법은 여러 가지가 있는데 4단식 1복식의 5점제로 4점을 선취한 측을 승자로 하는 방법이 있다. 세계선수권의 남자 단체전에서는 3명 이 3회씩 출장하는 9점제로서 5점 선취 법으로 한다. 여자 단체전은 2-4명으로 팀을 구성하고 4단식 1복식의 3점 선취 법으로 한다.게임은 서비스로부터 개시된다. 네트를 넘어서 자기측 코트에 들어와서 1바운드한 다음의 볼을 네트를 넘겨서 상대측의 코트 내에 라켓으로 쳐보낸다. 랠리는 탁구대를 사이에 둔 양측이 번갈아 가면서 볼을 주고받는 것으로 진행한다. 또 탁구의 더블즈는 테니스와 달리 같은 사람이 2회 계속 쳐서는 안된다. 서브한 볼이 상대측 코트에 들어가지 않았을때 플레이 중의 볼이 코트 밖으로 나가거나 네트에 걸렸을 때 랠리중의 볼을 치지 못하거나 노 바운드 또는 2회 바운드한 다음 쳤을 때 실점이 되며 상대측의 득점이 된다.2. 탁구의 기초 기술1. 탁구의 기초 기술1. 라켓 잡기1) 펜 홀더 그립(Pen Holder Grip)동양의 선수들이 사용하는 방법으로 라켓을 펜을 잡듯이 엄지와 검지 손가락으로 라켓의 앞면을 거머잡고 나머지 세손가락이 라켓의 뒷면을 받치는 것이다. 펜 홀더 그립의 장점은 비교적 네트 플레이 특히 포오 앞의 짧은 볼 처리 등에 용이하며 민첩한 풋워크(Foot_Work)를 이용한 포오 핸드의 연속 공격에 위력을 발휘 할 수 있으며 특히 드라이브, 스트로크가 정확한 것이 큰 장점이다. 반면에 라켓의 한쪽면만 사용하는 관계로 세이크 핸드에 비하여 좌우의 타구 범위가 좁으므로 좌우의 수비나 공격범위를 풋워크로 보완해야 한다. 따라서 체력소모가 많고 백핸드의 사용이 세이크에 비해 지극히 불편(각도가 좁아서 콘트롤이 부자연)한 것이 큰 단점이다.2) 세이크 핸드 그립(Shake Hand Grip)서양의 선수들이 흔히 사용하는 방법으로 라켓을 악수하는 방법으로 잡고 검지 손가락을 펴서 라켓의 한 면을 지지하도록 하며 라켓의 앞뒷면을쇼트로 약간의 회 전과 스피드를 주어 넘기도록 한다. 이 쇼트는 드라이브 롱의 경우와 같이 흔 히 뒷면 소프트 러버를 쓰는 이 이용하며 특히 세이크 핸드 전진 속공형의 유 럽 선수들이 하프발리와 함께 이 쇼트를 많이 사용하고 있다. 이쇼트 볼은 상 대 코트에 바운드 되면 뻗어나가므로 상대를 코트에서 떨어지게 할 때에도 쓰 여지는데 푸시성과 같이 코트에서 조금 떨어져서 하프 발리시와 같이 타구점 은 정점보다 약간 떨어뜨러서 백 스윙을 가미하여 앞으로 올려치거나 백 스윙 을 않을 때에는 손목을 써서 볼의 회전을 걸도록 하여야 한다.4 너클성쇼트일체 회전을 주지 않은 쇼트를 말하며 다른 쇼트보다 무겁고 깔린다. 바운드 된 볼을 위에서 잡아 밑으로 끌어내리는 기분으로 송구한다. 서로 쇼트플레이 를 하는 동안 용하여 상대의 페이스를 혼란시키며 드라이브성 볼을 너클성 쇼 트로 처리하면 그 회전 때문에 짧게 떨어진다. 롱 플레이 선수에게 사용하는 것이 좋다.5 사이드스핀쇼트이는 사이드 스핀을 거는 것으로서 상대 코트에 바운드 되면 어느 쪽으론가 휘어진다. 상대방의 양 사이드 코너를 찌를 때, 흔히 미들에 오는 볼을 처리할 때 등에 쓰여지는데 타구 순간 라켓을 옆으로 움직여 각도 변화를 주어 앞으로 민다. 특히 백 미들에 오는 볼을 상대방 포오 사이드에 밀어 넣을 때 주로 쓰인다.6 스톱성쇼트이 쇼트는 상대가 친 볼을 그냥 스톱하여 넘기는데 그치는 것으로 상대가 코트에서 떨어져서 공격해 올 때 이 쇼트로 코트에 붙게 하여 체제를 흔들어 놓고 좌우 뒤로 공격을 가할 때의 작전에 쓰여진다. 즉 상대가 후진 플레이에 강할 때 상대의 타구거리를 맞지 않게 하여 강한 볼은 봉쇄하고 코트에 붙게 하여 챤스 볼을 만들어 일거에 반격을 가하려할 때 주로 쓰여진다. 그러므로 이는 흔히 다음의 루시성 또는 드라이브성 쇼트와 병행하여 쓰여지며 그러할 때 비로소 양쪽 모두 유효한 쇼트가 된다. 또한 이 쇼트는 바운드 직후 라켓을 볼에 대게 되며 또한 라켓을 앞으로 밀지 않아도 되므로 푸시성 때보복부를 움추리는 듯하게 앞으로 기우는 자세를 유지한다. 상체는 너무 비틀지 않도록 하고 프리 핸드는 높게 몸의 앞쪽으로 나 가게 한다. 포어 핸드 스매시에서와 마찬가지로 볼이 일단 바운드 되어 최고의 높이에 이르렀다가 떨어지는 순간에 쳐서 넘기는데 세이크 핸드는 오른발을 앞으 로 내딛으면서 쳐 나가고 펜 홀더는 오른발을 내딛는 것보다 좌측 허리를 돌려서 축이 되는 발을 중심으로 몸을 회전시키면서 쳐 나가도록 한다. 내딛는 발의 위 치는 임팩트 되는 곳보다 약간 뒤로하고 좌측 허리를 회전시키면서 정확하게 타 구점에 이르도록 한다. 그러나 왼발을 내밀어 치는 것이 아니고 좌측 허리가 앞 으로 나오므로 몸 전체도 앞으로 나온다. 그러므로 내딛고 치는 형태가 되고 이 것은 다음의 포어 핸드에 재빨리 연결되어 획돌기 쉽게 된다. 백 핸드 스매시를 숙달하게 되면 역학적인 면에서 볼 때 백핸드 스매시는 포어 핸드 스매시보다 더욱 위력이 있게 된다. 왜냐하면 볼의 속도와 강도는 스윙의 크기에 의해서 결정이 되는 스윙의 범위는 포어 핸드 스매시보다 백 핸드 스매시가 더 크기 때문이다. 스매시를 할 때에 포어 핸드 스매시든 백 핸드 스매시이든 백 스핀은 주지 않는 것이 좋다. 백 스핀을 넣는 것보다 톱 스핀이나 사이드 스핀을 주는 것이 스매시의 성질상 유효하다. 백 스핀을 주면 볼의 속도가 줄기 때문에 스매시 본연의 의미가 없어지기 때문이다.9). 커트커트의 최적 타구점, 커트에서 가운데 공 처리 넘어온 볼의 밑부분을 깎아서 상대편 코트에 낮게 보내는 것을 커트라 하며 이때 볼은 스핀이 된다. 커트는 쇼트 커트와 롱 커트로 나눌 수 있다. 쇼트 커트란 코트 안에 짧게 넘어온 볼을 반구할 때 쓰며 시합 중에 가장 많이 사용되는 타법이다. 상대방이 생각하지 않은 빈곳으로 정확히 보내는 것이 필요하며 쇼트 커트에서 범실을 하여서는 훌륭한 선수가 될 수 없다. 특히 상대편이 서어브를 짧게 넣었을 때는 모두 이 타법을 사용하게 된다. 롱 커트는 완전히 수비위주로 치는 송구로서 코트의 엔나 풋 워크가 빨라야 한다.-수비 주전의 후진 전형커트 주전형이 후진 전형의 주 대상이 되는 것으로 커트 선수의 경우 포어는 포오 커트로 백은 백 커트로 받는 것이 상례이므로 그 리시브 위치는 코트 중앙부에서 약간 백 쪽에 기울어지며 코트에서의 거리는 1.5m 전후가 되며 발의 자세는 오픈 스탠스로 오른쪽 발이 약간 앞이 되는 것이 보통이다.이것들 말고도 푸시와 스핀 이라는 중요한 기술이다.1). 푸시푸시는 푸싱이라고도 하며 네트 가까이에서 높이 튀어오는 볼을 손목을 강하게치면서 쳐 보내는 공격적인 쇼트의 일종이다.1) 앞 팔의 안쪽을 위로 향하게 하고 라켓을 직각으로 하며 프리핸드도 직각으 로 굽혀 전방으로 밀어낸다.2) 프리핸드는 끌어서 라켓을 앞쪽으로 밀어낸다.3) 임팩트 직전에는 오른쪽 허리를 앞으로 내밀면서 왼쪽 허리를 끈다. 이 때에 프리핸드는 아직 뒤쪽으로 흔든다.4) 임팩트 직후에는 왼쪽 허리가 크게 뒤로 오른쪽 허리가 크게 앞쪽으로 이동 한다. 이에따라 중심도 약간 앞쪽으로 이동하지만 발의 위치는 변하지 않는다.5) Finish에서의 어깨의 선은 백 스윙을 하였을 때부터 80~90도 돌아간다. 또한 프리핸드는 직각을 유지한 채로 최대한 뒷쪽으로 흔든다.6) 타구 후에는 뻗었던 팔꿈치를 굽히고 앞으로 내밀었던 허리를 위로 빼서 기본자세로 되돌아간다.7) 임팩트까지 볼을 정확하게 주시한다.8) 왼쪽 어깨가 너무 뒤로 돌아가지 않도록 한다.9) 팔을 앞으로 밀때는 스피드가 가장 강한 위치에서 임팩트가 되도록 타이밍을 맞춘다.10) 타구시에 중심은 좌우 어느 쪽으로도 쏠리지 않게 한다.2). 스핀스핀(Spin)이라는 것은 볼을 회전시키는 것을 뜻하는 포괄적인 뜻으로서 이를 크게 분류하면 전진성의 회전, 후진성의 회전, 옆 회전등으로 나눌 수 있다. 전진성의 회전은 흔히 드라이브(Drive)에서 백 스핀 혹은 후진성의 회전은 커트스트로크 (Cut_Stroke)를 할 때에 일어난다. 좌우 어느 쪽이든가 휘어지도록 하는 회전은 사이드 스핀(Side_Spin다.
인성론를 다루며....1) 인성의 본질인성은 우주의 생성원리로 하늘과 땅의 대자연을 운용하고 이용하는 중심체다. 사람은 천지인(天地人) 중에서 가장 영특하여 능히 알고 살아가는 지혜를 지니고 있다. 그래서 주역에서는 천지인(天地人)을 세 가지 지극한 도리라 하였다. 그래서 사람은 하늘과 땅의 중간 위치에서 하늘과 땅을 움직이는 주체가 된다. 그것은 사람이 성(性?心)을 갖추는 중심사상이 있어서 하늘로부터 타고난 것이라고 선현은 말했다. 중국고전의 여러 문헌에 성(性)은 생(生)이라 하여 타고날 때부터 부여받은 품성이라고 강조한다. 좋은 성품을 길러야 한다고 볼 때 선(善)한 인간을 지향하게 된다. 선(善)은 유학에서 올바른 마음(道心)으로 보고, 옳지 못한 마음은 정서를 다듬지 않고 표현하게 되므로 속된 마음(人心)이다. 옳지 못한 마음을 선하도록 도와주고 안내해 주는 교육이 되어야 한다. 인성은 선과 악으로 구분할 수 없다는 고자(告子)나 성선설을 주장한 맹자와 성악설을 주장한 순자, 인성은 선도 불선도 아니라고 한 공도자(公都子), 인성은 선악이 혼합되었다는 칠조개 등 인성을 여러 갈래로 나누는 학설이 동양사상가에 의해서 주장되고 있다. 이중에서 성(性)의 문제를 최초로 논의한 맹자와 정(情)을 성의 본질로 보면서 사회정의를 중시한 순자에 대해 알아보도록 하자.2)맹자 순자의 이력우선 맹자와 순자의 인성론에 들어가기에 앞서 이 두 성인의 이력에 대해 알아보 보도록 하자.孟子(맹자)성명(姓名) 맹가(孟軻), 시호는 추공(鄒公), 자(字)는 자여(子輿) 또는 자거(子車)라고 하지만 확실하지 않다. 지금의 산둥성[山東省] 쪼우셴현[鄒縣]에 있었던 추(趨) 출생으로 공자의 유교사상을 공자의 손자인 자사(子思)의 문하생에게서 배웠다. 어릴 때 현모(賢母)의 손에서 자라났으며 맹모삼천지교(孟母三遷之敎)는 유명한 고사이다.제후가 유능한 인재들을 찾는 전국시대에 배출된 제자백가(諸子百家)의 한 사람으로서 맹자도 BC 320년경부터 약 15년 동안 각국을 유세하고 돌아다녔천에서 준거할 덕이며, 유교사상은 이로부터 도덕사상으로서의 준엄성을 가지게 되었다.성선설은 그러한 인심(仁心)이 누구에게나 갖추어져 있음을 강조한 설이다. 인간의 본성으로서는 악(惡)에 이르는 욕망도 사실은 존재하지만, 맹자는 그 사실을 인정하면서도 도덕적 요청으로서 본성이 선(善)한 것이라고 주장하고, 그렇게 함으로써 모든 사람의 도덕에 대한 의욕을 조장하려고 하였다.따라서 사람으로서의 수양은 ‘욕심을 적게’ 하여 본래의 그 선성(善性)을 길러내는 일이었다. 왕도정치는 그러한 인심에 입각한 정치이다. 군주는 민중에 대한 사랑을 바탕으로 정치를 해야 한다고 주장하고, 또 경제적으로 넉넉하게 한 다음 도덕교육을 해야 한다고 주장하였다. 불인(不仁)한 군주는 쫓아내어야 한다는 주장도 했다. 당시의 제후가 맹자를 받아들이지 않은 것도 무리가 아니었다. 유교는 맹자에 의하여 비로소 도덕학(道德學)으로서 확립되고, 정치론으로서 정비되었다. 그 후 유교의 정통사상으로서 계승되어 유교를 ‘공맹지교(孔孟之敎)’라고 부를 정도로 중시되었다.荀子(순자)성 순(荀), 이름 황(況), 조(趙)나라 사람이고 순경(荀卿)·손경자(孫卿子) 등으로 존칭된다.《사기(史記)》에 전하는 그의 전기는 정확성이 없으나, 50세(일설에는 15세) 무렵에 제(齊)나라에 유학(遊學)하고, 진(秦)나라와 조나라에 유세(遊說)하였다. 제나라의 왕건(王建:재위 BC 264∼BC 221) 때 다시 제나라로 돌아가 직하(稷下)의 학사(學士) 중 최장로(最長老)로 존경받았다.그러나 훗날, 그곳을 떠나 초(楚)나라의 재상 춘신군(春申君)의 천거로 난릉(蘭陵:山東省)의 수령이 되었다. 춘신군이 암살되자(BC 238), 벼슬 자리에서 물러나 그 고장에서 문인교육과 저술에 전념하며 여생을 마쳤다.순자 사상순자의 사상은 공자(孔子)·자궁(子弓)을 스승으로 하고 유가(儒家)의 실천 도덕을 바탕으로 하지만, 그들보다 한층 합리적이며, 더욱이 전국사상(戰國思想)의 여러 유형을 지양한 체계적이고 종합적인 것이었으므로 그의 사상사한 것은 위(僞)’라는 성악론자(性惡論者)로 이해되어 왔다. 그러나 이것은 맹자처럼 인간성의 직접 확충(擴充)에 대하여 말하는 것이 아니라, 인간은 생득적(生得的)인 의욕을 악한 것이라 부정함으로써 선한 의의활동이 있다(이 점은 제나라의 유심론적 영향이라 하겠다)는 즉, 인간의 정신은 주관적으로는 다면(多面)으로 작용하나 그것을 부정하여 객관적 규범에 귀일(歸一)함으로써 후자의 목적으로 전환하고, 더구나 자주적인 자율과 타율, 개인과 공동체와의 일치된 합리적 실천이 완수된다고 하는 주장이다. 그리하여 예의의 ‘학(學)’적 수련과 정신의 심화(深化)에 의하여 규범목적의 터득과 인륜의의(人倫意義)의 충족 정도에 따라사(士)와 군자(君子)의 인격의 진보가 있고, 실천 목적과 질서 이념의 완전 일치는 마침내 성인(聖人), 왕자로서 인륜의 완전체(完全體)를 영위한다고 한다.그의 정치 사상은 강력한 예치주의(禮治主義)를 취한다. 순자의 사상은 하나의 유가사상(儒家思想)의 완전체를 나타내는 것으로 후대에 끼친 영향이 크다. 송대(宋代) 학자들의 비난은 순자의 맹자 비판과 성악설(性惡說)의 오해에 의한 것일 뿐 본질적인 것은 아니다. 또 순자의 유가경전(儒家經典)을 전한 공적이 인정된다. 한비(韓非)·이사(李斯)가 순자의 제자였다는 설은 의심스럽다. 그 사상의 획일성과 현실적 요구에서 진(秦)·한(漢)의 제국주의가 편승하기 쉬운 점이 있었음은 사실이지만, 진 ·한초(秦漢初)에 그의 학파가 활동한 것을 보아도 오히려 전제주의에 대한 비판이 되는 것이었다. 한갓 순자의 사상은 전국시대의 주관적 실천설에서, 《여씨 춘추(呂氏春秋)》가 미숙하기는 하나 계승을 나타내고 있듯이 합리적 윤리 사상으로의 전환의 거보(巨步)를 내딛고 있는 것인데, 아직 전통에의 의존과 실천합목적관(實踐合目的觀)의 제한에 불철저함이 있었던 것이다.순자의 저술은 당시 이미 성문(成文) 부분이 있었으나, 현존의 《순자》 20권 32편은 한나라의 유향(劉向)이 당시 있었던 322편을 편집하여 《손경신서(孫卿新書)仁)의 실마리이고, 수오지심(羞惡之心)은 의(義)의 실마리이며, 사양지심(辭讓之心)은 예(禮)의 실마리이고, 시비지심(是非之心)은 지(智)의 실마리"가 된다는 것이다.인간은 본래 착한 본성을 타고났다고 생각했다. 그에 따르면, 사회의 혼란은 그 착한 본성에 기반해서만 극복될 수 있다는 것이다. 그는 인간의 타고난 본성이 착하다는 성선설(性善說)의 입장에서, 인간 개인과 사회의 본래 모습(자연 상태)은 서로가 서로를 사랑하고 아껴 주며, 옳은 일을 좋아하고, 옳고 그름의 구분이 명확하게 인식되는 이상적인 질서의 상태라고 생각하였다. 맹자가 생각한 인간의 착한 본성은 결국 인(仁)과 의(義)라는 두 가지 덕목으로 요약된다. 인이 가족과 마을에서의 소박한 윤리 의식에 기반한 따뜻하고 포용적인 사랑을 의미한다면, 의는 보다 차가운, 즉 옳고 그름을 분명하게 구분하는 사회 정의의 관념을 말한다. 공자가 인만을 강조한 것에 비해 맹자가 인과 의를 강조한 것은 당시의 시대적 상황과도 밀접한 관련이 있다.즉, 본가로서 주 왕실의 권위를 인정했던 춘추 시대와 달리 맹자가 살았던 전국 시대는 말 그대로 약육강식의 시대였다. 이러한 상황에서 옳고 그름의 추구하는 윤리적인 측면은 실리적인 이유에 밀렸고 제후들은 도덕적인 문제보다는 부국강병에 혈안이 되어 있었던 때 정의를 명확히 밝힘으로써 사회의 혼란을 극복하려는 맹자의 의지는 공자보다 더 강렬할 수 밖에 없었다. 그렇기 때문에 맹자는 현실에 더 적극적이었고 포악한 군주는 혁명으로 몰아내야 한다는 역성혁명을 주장하기도 한 것이다.맹자는 이러한 두 가지 모두다 인간의 내면적인 본성이라 생각하고 인간의 이러한 착한 본성을 발견하고 그를 실현함으로써 현실의 무질서와 혼란을 극복할 수 있다고 보았다. 맹자는 인간의 본성이 그렇게 착함에도 불구하고, 인간 개개인과 사회의 모습이 왜 이렇게 혼란스러운가는 욕심과 두려움이 있기 때문이라고 말하였다. 인간의 이기적인 욕심은 그의 착한 본성을 가려 서로 미워하게 만들며, 두려움은 의로운 일 앞에서 들에게는 태어나면서부터 이로운 것을 좋아하는 호리와, 질투하고 미워하는 질오와, 소리와 여색등을 좋아하는 감각기관의 욕구가 있는데, 이러한 성,정I과 욕구에 따르면 쟁탈과 잔적과 같이 음란한 일이 생기게 되므로 인간의 성품은 악하다고 주장하였다. 이밖에도 순자는 성정을 방임하면 소인이 된다는 것과, 또한 우에 군주를 세워서 예의를 밝히고자 하는 것은 모두 사람의 성품이 악하기 때문이라고도 주장하였다. 결국 혼란이 극복되기 위해서는 그런 이기적 욕구에 제한을 가할 필요가 있으나, 그 제한에는 정당한 이유와 기준이 있어야만 한다는 것이다. 이에 순자는 능력에 따른 차별의 논리로써 또 다른 개념의 예(禮)를 도입했다. 즉, 사회 전체의 재화는 그런 원칙(능력에 따른 차별)에 따라 분배되어야 한다는 것이다. 또한 순자는 이런 말을 하였다.“하늘이 준 본래의 인성은 배워질 수도 없고 그렇다고 노력해서 이루어질 수도 없는 것이다. 인간의 힘으로 이룩되는, 즉 배워질 수 있거나 또는 노력으로 이루어질 수 있는 것은 후천적인 수양이다.”여기서 순자는 인성에 대하여 더없이 중요하다는 선천적 본질을 부인하고 후천적 수양의 역할을 강조하였다. 결국 순자의 주장을 한마디로 나타내면 다음과 같다. 인간의 본성은 악하나 인간이란 태어날 때 이지(理智)를 갖추며 이 이지는 그로 하여금 거치른 본성을 수련의 과정을 거쳐 성숙하고 순화된 인격으로 개조할 수 있게 한다.다음 예는 순자의 사상이 잘 드러난 글이다.“예는 무엇 때문에 생기는 것인가? 말하노니, 사람에게는 나면서부터 욕망이 있는데, 욕망을 채우지 못하면 욕망을 추구하지 않을 수 없고, (욕망을) 추구하는 데 절제와 한계가 없으니 다투지 않을 수 없다. 다투면 어지러워지고 어지러워지면 궁해진다. 선왕들은 그 어지러워짐을 싫어하여 예의를 제정함으로써 이를 분별하게 하였고 사람들의 욕망을 길들였으며 사람들이 구하는 바를 공급해 주었다. …… 이것이 예가 생긴 까닭이다.”사람뿐만 아니라 국가적 차원에서도 예가 존재하는데 이러한 순자의 사
자바 연습문제 풀이....10장 다중 스레드10.1 스레드 개요1. 스레드와 프로세스를 비교하여 설명하시오.·프로세스 - 실행중인 프로그램을 의미. 대부분의 운영체제들은 다중 프로세스를 지원함.·스레드 - 프로세스 내에서 순차적으로 동작하는 문장들의 단일 집합으로 정의가능. 스레 드는 경량 프로세스라 할 수 있음. 하나의 프로세스 내에 다수개의 스레드를 정의할 수 있고 다수개의 스레드는 동시에 수행될 수 있다.2. 스레드의 생명주기를 설명하시오.스레드가 생성되면 그 스레드는 메모리를 할당받고 생성 상태에 있게된다. 생성된 스레 드는 start()메소드에 의해 시작되며 스레드는 실행가능 상태로 들어가게 된다. JVM은 스 케쥴링 기법에 의해 실행가능 상태의 스레드들 중 하나를 실행상태로 만들어 스레드를 생 성한다. 실행 중 스레드가 끝나면 스레드는 수행을 마치고 완료 상태가 되어 더 이상 스 레드의 의미를 가지지 못한다. 실행중인 스레드가 sleep() 메소드, wait()메소드를 실행하 거나 또는 입출력이 요청되면 스레드는 대기 상태로 전환된다. 대기 상태의 스레드는 대 기 시간이 끝나거나 입출력이 끝나면 다시 준비 상태로 변환된다.10.2 Theread 클래스·static void sleep(long msec) throws InterruptedException : msec에 지정된 밀리초 동안 대기·static void sleep(long msec, int nsec)throws InterruptedException : msec에 지정된 밀 리초+nsec에 지정된 나노초(nanoseconds)동안 대기·String getName : 스레드의 이름을 반환·void setName(String s) : 스레드의 이름을 s로 설정·void start() : 스레드를 시작시킨다. run()메소드를 호출.·final int getPriority() : 스레드의 우선순위를 반환·final void setPriority(int p) : 스레드의 우선순위를 p값으로 설정·boolean isAlive() : 스레드가 시작되었고 아직 끝나지 않았으면 true를 그렇지 않으면 false를 반환·void join() throws InterruptedException : 스레드가 끝날 때까지 대기·void run() : 스레드가 실행할 부분을 기술하는 메소드. 하위 클래스에서 오버라이딩 되 어야 한다.·void suspend() : 스레드가 일시 정지된다. resume()에 의해 다시 시작될 수 있다.·void resume() : 일시 정지된 스레드를 다시 시작시킨다.10.3 스레드의 생성1. 스레드를 생성하는 두 가지 방법에 관해 설명하시오.▶ Thread 클래스로부터 상속받아 스레드 특성을 가진 클래스를 생성한 다음 스레드 객 체를 사용하는 방법▶ Runnable 인터페이스를 이용하는 방법2.예제 ThreadfromThread.java, ThreadfromRunnable.java, ThreadDouble.java 프로그램을 작성하여 실행시키고 결과를 나타내시오.▶ ThreadfromThread.javaclass ThreadTest extends Thread {public void run() {try {for (int i=0 ; i
Sucessive Selection Encoder 설계
![[자바] 자바 문제 풀이](https://image4.happycampus.com/Production/thumbnail/2002/11/21/data1154939-0001.jpg)
[자바] 자바 문제 풀이
평가B괜찮아요
