*정* 스토어

*정*

개인

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

4개
전체 판매량

5개
최근 3개월 판매량

0개
자료후기 점수

-
자료문의 응답률

-

전체자료 4개

Basic Render Kits

HLSL, Normal, Point Sprite Particle, Pixel Shader, Vertex Shader 등의 기본적인 개념등을 담은 문서와 소스 파일들로 구성되어 있습니다.이와 같은 개념들을 처음 접하시는 분들께 많은 도움되시길 바랍니다.

프로그램소스| 2008.03.01| 3,000원| 조회(230)

Particle, Normal, Shader, hlsl

미리보기

닫기
자료구조 - Tree 에 관한 이론 문서

제5장 트리(Tree)• 비선형 구조(non-linear structure)• 나무를 뒤집어 놓은 모양을 하고 있어 트리 구조라 함• 각 자료 항목간의 계층 관계를 표현하는 자료 구조5.1 트리의 개념• 구성 : 노드(node) : 자료를 저장간선(edge) : 각 노드를 연결시켜 줌• 그래프(graph)의 특수한 형태• 어떠한 두 정점 사이에도 사이클(cycle)이 없어야 함• 두 노드 사이의 경로는 오직 하나만 존재해야함• 다음 두 조건을 만족하는 한 개 이상의 노드로 구성된 유한 집합① 최상위 노드를 근(root)노드라 하며 근노드는 1개만 존재한다.② 근노드를 제외한 나머지 노드들은 n(n≥0)개의 부분 집합인 T1,T2,… Tn으로 분리할 수 있다. 이를 T1, T2,…Tn은 각각 하나의 트리가 되며 근노드의 부트리(subtree)라고 한다.5.2 트리의 용어① 노드(node)? 트리를 구성하는 요소- 그림 5.1에서 A, B, …, K가 노드② 근노드(root node)- 트리에서 레벨이 제일 높은 노드- 그림 5.1에서 A 노드③ 부모 노드(parent node)? 임의의 노드에 연결된 바로 위의 레벨에 있는 노드- 그림 5.1에서 E의 부모 노드는 B이다.④ 자식 노드(children node)? 임의의 노드에 연결된 바로 아래의 레벨에 있는 노드- 그림 5.1에서 B의 자식 노드는 D와 E이다.⑤ 형제 노드(sibling node)? 같은 부모를 갖는 노드- 그림 5.1에서 B, C와 F, G는 각각 형제 노드⑥ 조상 노드(ancestor node)? 임의의 노드에서 근노드까지의 경로 상에 존재하는 모든 노드- 그림 5.1에서 J의 조상 노드는 A, B, E이다.⑦ 자손 노드(descendent node)? 임의의 노드 하위에 연결된 모든 노드- 그림 5.1에서 B의 자손 노드는 D, E, H, I, J, K이다.⑧ 차수(degree)? 임의의 노드의 부트리의 수 또는 자식 노드의 수- 그림 5.1에서 E의 차수는 3이다.⑨ 트리의 차수(degmplete binary tree)- 높이가 K인 이진 트리 경우 근노드에서 시작하여 상위 레벨순으로, 만약 레벨이 같은 경우는 왼쪽에서 오른쪽으로 차례대로 1부터 n까지 번호를 붙인다. → 중간에 빠진 번호 없이 순서대로 대응이 되는 트리가 전이진 트리이다.- 전이진 트리의 노드 수는 2k-1 ≤ n < 2k- 1개를 만족해야 함그림 5.6 전이진 트리- 전이진 트리는 정이진 트리를 포함- 정이진 트리는 전이진 트리 중 각 레벨에 노드들이 모두 존재할 때의 트리를 말함8) 사향 이진 트리(skewed binary tree)- 트리를 구성하는 노드들이 왼쪽 또는 오른쪽 중 어느 한 쪽으로만 자식 노드들이 있는 경우- 경사진 이진 트리라고도 함그림 5.7 사향 이진 트리5.4 트리의 저장법- 연속 배열 저장법 : 그 구조의 특성상 비선형 구조이지만 기억 장치에 저장할 때는 기억 장치의 특성상 선형 구조로 저장함- 연결 리스트 저장법 : 자식 노드에 대한 포인터를 사용하여 저장함1) 연속 배열 저장법- 트리를 1차원 배열로 저장하는 방법- 트리의 노드를 저장하는 순서는 배열의 첨자가 정이진 트리의 순서와 1 : 1 대응이 되게 저장- 트리가 정이진 트리가 아니면 노드가 빠진 부분에 해당하는 첨자에는 노드를 저장하지 않고 비워둠- 높이가 K인 이진 트리 경우 최대 2k-1개의 영역을 연속적으로 할당함그림 5.8 트리의 연속 배열 저장- 단점 : 그림 5.8의 사향 이진 트리처럼 기억 장소의 낭비를 가져옴, 노드를 삽입하거나 삭제하기가 곤란2) 연결 리스트 저장법- 각 노드는 자료 부분과 트리의 차수만큼의 연결 부분을 가진다.- 예) 그림 5.9에 있는 트리에서 트리의 차수가 3이므로 각 노드는 3개의 연결 부분과 자료 부분으로 구성됨그림 5.9 트리의 연결 리스트 저장법- 단점 : 각 노드의 연결 부분은 트리의 차수만큼 필요자식 노드가 없거나 하나인 노드도 트리의 차수가 3인 경우 3개의 연결 부분이 있어야 하므로 기억 장치가 낭비됨→ 그림5.9 : 연결 부분 --식을 먼저 방문한 후 우측 자식들을 방문- 운행 방법ⓐ 먼저 트리의 근노드를 방문ⓑ 만약 방문한 노드가 간노드이면 가장 좌측 자노드를 방문하고 ⓑ를 반복한다. 만약 단노드이면 우측 형제 노드를 방문한 후 ⓑ를 반복한다.ⓒ 만약 우측 형제 노드가 없으면 부모 노드의 우측 형제 노드를 방문한 후 ⓑ를 반복한다.ⓓ 만약, 부모 노드의 우측 형제 노드도 없으면 조상 노드의 우측 형제 노드를 방문한 후 ⓑ를 반복한다.ⓔ 모든 노드가 방문되면 트리의 전위 운행을 끝낸다.- 그림 5.11의 트리를 전위 운행으로 운행한 방문 순서방문 순서 : A B E F C G H L I D J M N O K③ 후위 운행- 자식 노드(왼쪽 자식 노드 먼저 방문)를 방문한 후 부모 노드를 방문- 운행 방법ⓐ 먼저 트리에서 제일 좌측 단노드를 방문하고 이 단노드의 형제 노드를 방문한다.ⓑ 만약 단노드의 형제 노드에 자식 노드가 있으면 이 자식 노드들을 먼저 방문 한 후 부모 노드인 형제 노드를 방문한다.ⓒ 만약 형제 노드가 더 이상 없으면 부모 노드를 방문하고 부모 노드의 형제 노드에 대해서도 ⓐ, ⓑ, ⓒ를 반복한다.ⓓ 더 이상 형제 노드가 없으면 조상 노드의 형제 노드에 대해서도 ⓐ, ⓑ, ⓒ를 반복한다.ⓔ 트리의 모든 노드를 방문하면 트리의 후위 운행이 끝난다.- 그림 5.11의 트리를 후위 운행으로 운행한 방문 순서방문 순서 : E F B G L H I C M N O J K D A④ 족보순 운행- 부모 노드를 먼저 방문한 후 자식 노드를 방문한 후 → 이후 나머지 노드의 방문은 제일 나중에 방문한 노드의 자식 노드부터 먼저 방문한다.- 운행 방법ⓐ 먼저 근노드를 방문하고,ⓑ 근노드의 자식 노드를 왼쪽에서 오른쪽으로 방문한다.ⓒ 가장 늦게 방문한 자식 노드에서 앞의 과정을 반복한다.ⓓ 트리의 모든 노드를 방문하면 트리의 족보순 운행은 끝난다.- 그림 5.11의 트리를 족보순 운행으로 운행한 방문 순서방문 순서 : A B C D J K M N O G H I L E F2) 이진 트리의 운행나의 연산을 트리로 표현- 연산자 : 트리의 부모 노드가 되고,연산자 왼쪽의 피연산자 : 왼쪽 노드가 되며 연산자 오른쪽의 피연산자는 오른쪽 노드가 된다- 예) Y=(A+B)*C+D/(E-F)를 이진 트리로 표현그림 5.14 산술식 Y=(A+B)*C+D/(E-F)의 이진 트리 표현1) 폴리시 표기법(polish notation)- 폴리시(polish) 표기법infix 표기법 : 연산자?연산자?피연산자 순으로 표기(A+B)prefix 표기법 : 연산자?피연산자?피연산자 순으로 표기(+AB)postfix 표기법 : 피연산자?피연산자?연산자 순으로 표기(AB+)- 만드는 방법 : 첫째, 산술식을 이진 트리로 표현한 후 이진 트리를 전위,중위, 후위 운행함.둘째, 괄호를 이용① 이진 트리를 이용하는 방법a. prefix 표기법- 산술식을 이진 트리로 표현한 후 이진 트리를 전위 운행- 그림 5.14의 트리를 전위 운행하여 prefix 표기법으로 표기된 결과= Y + * + A B C / D - E Fb. infix 표기법- 산술식을 이진 트리로 표현한 후 이진 트리를 중위 운행- 그림 5.14의 트리를 중위 운행하여 infix 표기법으로 표기된 결과Y = A + B * C + D / E - Fc. postfix 표기법- 산술식을 이진 트리로 표현한 후 이진 트리를 후위 운행- 그림 5.14의 트리를 후위 운행하여 postfix 표기법으로 표기된 결과Y A B + C * D E F - / + =② 괄호를 이용하는 방법a. prefix 표기법- 산술식에 연산자의 우선 순위에 따라 괄호를 한 후, 각 연산자를 자신이속한 괄호의 왼쪽 괄호 밖으로 옮기고 나서 괄호를 없애면 된다.- 그림 5.14의 산술식을 괄호를 이용하여 prefix 표기법으로 나타내면 다음과 같다.= Y + * + A B C / D - E Fb. infix 표기법- 산술식에서 괄호를 제거- 그림 5.14의 산술식을 infix 표기법으로 나타내면 다음과 같다.Y = A + B * C + D / E - Fc.사용하지 않는 연결 부분은 n+1개이다.- 즉 사용되지 않는 연결 부분을 저장하기 위해 기억 공간이 낭비된다.- 그래서 낭비되는 기억 공간을 활용하는 방법은 사용하지 않는 연결 부분을 포인터로 바꾸어 다른 노드를 가리키게 하는 것이다.- 이 포인터를 스레드(thread)라고 하며, 스레드를 사용하여 표현된 이진 트리를 스레드 이진 트리(threaded binary tree)라 한다.그림 5.17 스레드 이진 트리의 예- 스레드 이진 트리를 만드는 방법-- 이진 트리의 운행법에 따라 연결 부분에 각 노드 직전에 방문한 노드를 가리키는 포인터나 각 노드 직후에 방문한 노드를 가리키는 포인터를 저장한다.- 각 노드의 직전이나 직후에 방문한 노드 : 이진 트리의 운행 방법에 따라 다름 → 스레드 이진 트리의 모양 : 이진 트리의 운행 방법에 따라 다름- 스레드는 자식 노드가 없는 연결 부분에만 붙여진다.- 스레드 이진 트리를 만드는 방법ⓐ 임의의 노드의 왼쪽 연결 부분이 널(∧)이면 그 노드 직전에 방문한 노드를 가리키는 포인터를 저장한다.ⓑ 임의의 노드의 오른쪽 연결 부분이 널(∧)이면 그 노드 직후에 방문한 노드를 가리키는 포인터를 저장한다.- 그림 5.18 : 스레드 이진 트리를 연결 리스트로 저장할 때 노드의 구조- 스레드 포인터 : LFLAG(Left FLAG)와 RFLAG(Right FLAG)의 두 개의 부분을 둔다.그림 5.18 스레드 이진 트리의 노드 구조- 제일 처음 방문된 노드가 단노드인 경우, 마지막으로 방문된 노드가 단노드인 경우 : 스레드는 근노드를 가리키게 함- 그림 5.19 : 그림 5.17의 스레드 이진 트리를 연결 리스트를 이용하여 표현한 그림- 스레드 이진 트리의 장점 : 첫째, 기억 공간의 낭비를 최소화 할 수 있음둘째, 트리의 운행 속도가 빨라진다.- 스레드 이진 트리의 단점 : 정상 포인터와 스레드 포인터를 구별하기 위해 여분의 기억 장소가 필요하다그림 5.19 기억 장소에 저장된 스레드 이진 트리1) 전위 운행한 스레드 이진 트로 길이

공학/기술| 2008.03.01| 23페이지| 3,000원| 조회(828)

data structure, 자료구조, 트리, Tree

미리보기

닫기
WOLED 의 정의 및 구조와 동향

WOLED for Lighting김정훈An organic light-emitting diode (OLED) is any light-emitting diode (LED) whose emissive electroluminescent layer comprises a film of organic compounds. The layer usually contains a polymer substance that allows suitable organic compounds to be deposited. They are deposited in rows and columns onto a flat carrier by a simple printing process. The resulting matrix of pixels can emit light of different colors. Such systems can be used in television screens, computer displays, portable system screens, advertising, information and indication. OLEDs can also be used in light sources for general space illumination, and large area light-emitting elements. OLEDs typically emit less light per area than inorganic solid-state based LEDs which are usually designed for use as point light sources. A great benefit of OLED displays over traditional liquid crystal displays (LCDs) is that OLEDs do not require a backlight to function. Thus they draw far less power and, when powered fred Organic Electro-Luminescence (OEL), before the term OLED became standard. From WikipediaOLED(Organic Light Emitting Diode)OLED StuructureAnodeITO, ZnHILCuPc(SM), PEDOT/PSS(Polymer)HTLTPD, NPDEMLAlq3(G), DPVBi(B), DCJTB(R)ETLAlq3, PBDEILLiFCathodeMg, Ag, Al, LiF/AlWOLED = White OLED WOLED which is one of the other OLED. It is just illuminate for a white color. Applications Display, Back-Light(LCD), LightingOLED for Lighting(White OLED)Incandescent VS Fluorescent lamp VS WOLEDPhilips, Novaled break OLED record Submitted by oled on Tue, 17/05/2005 - 05:00. Philips and German firm Novaled have announced white OLEDs operating at a brightness of 1000cd/m² with a record-breaking efficiency of 25lm/W. work between Philips' Lighting and Research divisions, and Dresden-based Novaled, combined Philips' materials selection, optical outcoupling technology, and layer schemes for building up OLED devices, with proprietary doping technology from Novaled. “This is an encouraging result that clearly ted European project OLLA (Organic LEDs for Lighting Applications), in which both companies are involved. Osram to focus R D on OLEDs for lighting - $4.65 million grant from the US Department of Energy 23 Feb 2006 Kodak gets OLED technology grant from US department of energy Submitted by oled on Tue, 06/06/2006 - 05:00. Eastman Kodak received a more than $1.17 million grant from the U.S. Department of Energy for a project to increase performance of OLED technology. Kodak's proposal, approved by the Energy Department, aims to increase performance in organic light-emitting diodes to 50-lumens per watt. The total cost of the 24-month project is $1.95 million, with Kodak paying 40 percent, or more than $770,000. Konica Minolta partners with GE on OLED lighting 29 Mar 2007 European OLED project extends white-light potential 21 May 2007 Project OLLA (Organic LEDs for Lighting Applications) began in October 2004, consists of 24 entities in 8 EU countries, and has a budget of €20m. The OLLA pr, a lifetime of over 5,000 hours from an initial brightness of 1,000 cd/m2.World Trend2013년엔 형광등이 아니라 'OLED 조명' 한국생산기술연구원 광주연구센터, 평면형 OLED 조명 개발 형광등에 비해 에너지 효율이 좋고, 수은(Hg)․납(Pb) 등의 중금속 물질을 사용하지 않는 미래형 조명 '유기발광다이오드(Organic Light Emitting Diode) 조명'이 개발된다. 한국생산기술연구원 광주연구센터(광주나노기술집적센터)가 수행하는 'OLED기술을 이용한 면발광 조명개발' 사업이 '2006년 차세대신기술개발사업'으로 확정됐다고 7일 밝혔다. 광주시에 따르면 OLED조명사업은 금년부터 2013년까지 7년간 3단계로 나뉘어 국비지원 130억원과 민간투자 73억원을 포함 총 203억원이 투입된다. 우선 1단계로 2006년부터 2007년까지 사업비 43억원을 투입, 한국생산기술연구원, 전자부품연구원, 선익시스템, 모디스틱, 금호전기 등 16개 기관 및 기업이 참여하게 된다. 산업자원부는 지난 4일 “산업경쟁력을 제고하고 국민의 삶의 질 향상을 위해 중장기 기술개발 과제(과제당 5~7년간, 연간20억원 내외로 지원)로 OLED 기술을 이용한 면발광 조명개발사업 등 27개 과제를 선정하여 금년 말부터 본격 지원한다”고 발표한 바 있다. 유기발광다이오드(Organic Light Emitting Diode) 조명은 수소 원자와 탄소 원자가 함유되어 있는 유기 물질이 빛을 내는 것을 이용한 차세대 조명이다.In KoreaSingle Multi Conversion StactedWOLED StructureSingle Layer WOLEDMulti Layer WOLEDBlue Polymer OLED(GE)Stacked WOLEDOLED Emitting EfficiencyResearch TrendWOLED PrototypeDocuments [1] http://www.ee.ust.hk/~eekwok/pu%B9%E9%BB%F6%20OLED.pdf [6] V. Adamovich, J. Brooks, A. Tamatyo, A. M. Alexander, P. I. Djurovich, M. E. Thompson, C. Adachi, B. W. D'Andrade, S. R. Forrest, Mew J. Chem. 2002, 26, 1171. [7] White organic light-emitting devices with Sm:Ag black cathode W. F. Xie, L. T. Zhang, and S. Y. Liu [8] P-55: Bright and Efficient Stacked White Organic Light-emitting Diodes J. X. Sun, X. L. Zhu, H. J. Peng, M. Wong, and H. S. Kwok Web Sites [1] http://www.oled-info.com/tags/oled_white_lighting?page=1 [2] http://www.ei.co.kr/articles/publication_view.htm?cate_a=3 countc=8 countb=39 idx=708 [3] G. Wyszeeki, W.S. Stiles, Commission Internationale de l'Eclairage (CIE) Chromaticity coordinates, Color Science (Wiley, New York, 1982). [4] http://news.naver.com/news/read.php?mode=LSD office_id=098 article_id=0000191525 section_id=117 menu_id=117 [5] http://www.ei.co.kr/articles/publication_view.htm?cate_a=3 countc=8 countb=39 idx=708 [6] http://cafe.naver.com/amoled.cafe?iframe_url=/ArticleRead.nhn%3Fartw}

공학/기술| 2008.03.01| 16페이지| 3,000원| 조회(1,541)

display, OLED, Light, woled

미리보기

닫기
OLED 제작 전처리 공정 문서

Objectives of an experiment전반적인 OLED 공정에서 HIL, HTL, EML 등을 하기 전에 사용되어질 Anode 와 Cathode Separator 등을 생성하는 단계로서 전 처리(Pre-processing) 공정이다.때문에 이 실험의 목적은 발광의 핵심이 될 유기물을 박막 시키기 위한 전 단계로서 매우 중요한 공정 단계이다. 즉 전체적인 유기물 박막을 시키기 위한 Substrate Patterning Process 이다.Flows of the fabrication process실험의 전체적인 과정을 살펴보면 다음과 같다.기판 세정우리가 사용 할 기판을 세정하는 단계이다.여기서 사용하는 기판의 종류는 Glass 이다.ITO DepositionAnode 로 사용되어 질 ITO 를 Glass 위에 박막 시킨다.PR CoatingPR 을 도포한다.ExposurePR 제거를 위해 노광(Exposure) 을 한다. 이 실험에서 사용하는 노광은 Positive 방식이다. 즉 노광 된 부분이 제거가 되는 방식이다.Development현상(Development) 을 통하여 노광 된 부분의 PR 을 제거한다.EtchingPR 이 없는 부분의 ITO 를 제거한다.Strip남아 있는 PR 을 모두 제거한다.Inter Insulator Patterning주변 화소 와의 간섭 현상 등을 막기 위한 Inter Insulator layer 을 형성한다.Cathode Separator Patterning음극 형성을 위한 Cathode Separator 를 역삼각형 모양으로 형성한다.그렇다면 다음과 같은 과정을 하나씩 살펴보자.(1) Substrate CleaningOLED 제조 공정을 앞서 우리가 사용할 기판의 이물질을 확실히 제거하는 것은 매우 중요한 과정이다. 기판에 이물질이 없는 상태가 되어야만 우리가 원하는 Display 를 제대로 만들 수 있다.세정에는 크게 습식 세정과 건식 세정 두 가지로 나누어 볼 수 있다.우리가 실험을 통하여 한 방식은 습식 세정이다.1 차적으로 Organic, 각종 Particle 제거를 한 후 2 차적으로 Metal 을 제거한다.여기서 화학적인 재료들이 사용된다. 사용된 화학 물질을 살펴 보면 다음과 같다.1 차 세정(SC-1)NH4OH(암모니아, 1) : H2O,2(과산화수소, 1) : H2O(물, 5)다음과 같이 1 : 1 : 5 로 형성한 물질을 SC-1(Standard Clean – 1) 이라 부른다.2 차 세정(SC-2)HCl(염산, 1) : H2O2(과산화수소, 1) : H2O(물, 5)염산, 과산화수소, 물 드을 1 ; 1 : 5 비율로 섞은 물질을 SC-2(Standard Cleaning – 2) 라 부른다.1 차 세정은 표면 상에 존재하는 각종 파티클 등을 제거하는 것이 목적이다. 이후 2 차 세정을 통하여 잔류 금속 불순물들을 제거하여 최종 기판의 이물질을 제거하게 된다.(2) ITO Deposition우리가 Anode(양극) 으로 사용되어 지게 될 ITO 를 이물질을 모두 제거한 기판(Glass) 상에 증착시킨다.증착 방식은 크게 두 가지로 나눌 수 있다. 바로 Sputtering, Evaporation 방식 이다.- SputteringDC 또는 RF magnetron 을 이용하여 증착하고 하는 물질의 Target 으로부터 입자를 떼어내는 특정 기판상에 옯겨 붙이는 공정이다.. 옮겨 붙이고자 하는 물질은 크게 주전도층, 접착증, 저항층, 유전층, 장벽층 등이 있다.- EvaporationEvaporation 의 방법으로는 Thermal evaporation 과 E-beam evaporation, 그리고 이 둘을 조합하는 방법이 있다. Evaporation 방법은 오래된 film deposition 방법으로서 공정이 단순하고 증착 속도가 빠르며 장비의 가격이 저렴한 장점이 있는 반면 film Quality 가 나쁜 단점이 있다. Thin film HIC 의 제작 공정에 있어서 Evaporation 방법의 필요성은 빨리 두껍게 올려야 하는 AuSn, PbSn 등의 Euthectic alloy 의 증착 때문이다. 일반적으로 suttering 방법은 증착 속도가 느리고 증착 할 수 있는 두께가 한계가 있으며 alloy 나 ceramic 등과 같이 여러 물질이 조합된 물질을 증착 할 경우에 조성비를 조절하는데 어려움이 있다.(3) PR CoatingPR 을 도포하는 가장 큰 이유는 우리가 원하는 형태의 ITO 를 패턴하기 위한 것이다.PR 이란 Photo resist 로서 특정 파장대의 빛을 받으면 방응을 보이는 일종의 감광 고분자 화합물이다. 이 때 반응이라 함은 PR의 일정 부분이 노광 되었을 때 노광된 부분의 고분자 사슬이 끊어지거나 혹은 더 강하게 결합되는 것을 의미한다. 일반적으로 노광된 부분의 고분자 결합 사슬이 끊어지는 경우를 Positive PR 이라 하며 그 반대의 경우를 Negative PR 이라 한다.우리가 이번 실험에서 사용하는 방식은 Positive PR 이다.PR Coating 을 위해 사용되는 방식은 크게 두 가지로 나눌 수 있다.Slit coater우리 원하는 부분에 PR을 마치 잉크젯 방식과 같이 직접 도포하는 방식이다.Spin coater기판 위에 PR을 일정한 양만큼 뿌려놓고 고속으로 회전시키는 장치를 사용하여 도포하는 방식이다. 우리가 이번 실험을 통해 사용하는 방식은 바로 이 Spin coater 를 이용한 방식이다.Spin coater 는 고속으로 회전시키기 때문에 고속으로 기판상에 PR을 도포할 수 있다.하지만 고속으로 회전을 하다 보니 균일한 두께를 얻기가 쉽지 않으며 너무 얇게 도포 하기 위하여 고속으로 회전을 하다 보면 기판의 가장자리 부분이 더 두껍게 도포되는 현상 등도 나타날 수 있기 때문에 적절한 회전 속도와 시간을 갖는 것이 무엇보다 중요하다.(4) Soft Bake이렇게 도포된 PR의 Polymer 조직 상태를 더욱더 단단하게 만들기 위해 PR Coating 이후 Soft Bake를 약 1-3 분간 하게 된다.(5) Exposure다음은 Spin coater 를 이용하여 도포된 PR을 우리가 원하는 패턴을 제외 하고 제거하기 위하여 하는 노광 단계이다.노광이란 Photo mask 를 통해 자외선 영역의 빛을 조사함으로서 mask 상에 형성된 미세회로 패턴을 coating 된 PR에 전사하는 과정을 말한다. Mask 의 패턴은 얇은 Cr 막으로 형성되어 있으며 Cr Pattern 위에 조사된 빛은 반사되어 PR 을 감광시키지 못하며 Cr 이 없는 부분은 투과하여 PR 을 감광시킴 으로서 coating 된 PR 에 미세회로 형상을 전사시킨다.우리가 현재 한 PR의 방식은 Positive 방식 이므로 우리가 노광 시킨 부분이 차후 없어지게 될 것이다. 시간은 7 초 내외로서 매우 짧은 시간 동안 노광을 하게 된다.(6) Development현상이란 노광 과정을 통해 상대적으로 결합이 약해져 있는 부분의 PR을 용제를 사용하여 녹여내는 과정을 말한다. 이러한 과정을 PR Development 또는 PR Patterning 이라 한다.Positive 방식의 PR을 사용하였으므로 현상 과정에서 없어지는 부분은 바로 노광 된 표면이 된다.(7) Hard BakeSoft Bake 와 마찬가지로 현상 과정을 통해 풀어진 Polymer 조직을 좀 더 단단하게 하기 위해 Hard Bake 단계를 거치게 된다. Hard Bake 는 Soft Bake 에 비해 좀 더 오랜 시간 이루어지게 된다. 30 분에서 1시간 정도의 시간 동안 Hard Bake 과정을 하게 된다.(8) Etching식각 공정은 우리가 원하는 패턴을 위해 원하지 않는 부분의 ITO를 제거하는 공정이다. 우리가 원하는 패턴을 위해 PR을 제거하였으므로 그 없어진 PR 아래에 있던 ITO를 제거함으로써 최종적으로 얻을 ITO Pattern 을 얻게 될 수 있게 된다.식각 또한 방식에 따라서 Wet Etching 과 Dry Etching 으로 나눌 수 있다.Wet Etching 은 금속 등과 반응하여 부식시키는 산(Acid) 계열의 화학 약품을 이용하여 노출되어 있는 PR을 제거 하는 것을 말하며, Dry Etching 이란 Ion 을 가속시켜 노출 부위의 물질을 떼어냄으로서 Pattern 을 형성하는 것을 말한다.(9) StripStrip 공정은 마지막으로 남은 PR을 제거하는 공정이다. 이 공정을 통하여 비로서 우리가 원하는 패턴을 갖는 ITO 를 증착할 수 있게 된다.(10) Inter Insulator Deposition최종적으로 화소로 사용되어 질 영역의 ITO를 각각 패턴닝 하였으므로 우리는 그 화소간의 간섭현상과 원하는 전극 형성을 위해 Inter Insulator Layer 를 생성하게 된다.(11) Cathode Separator PatterningCathode 전극을 올리기 이전에 우리가 원하는 부분의 영역만을 음극으로 전도 시키기 위하여Cathode Separator 를 패터닝 한다.중요한 것은 차후 유기체를 도포할 경우 우리가 원하는 픽셀 영역에만 적절히 도포 시키기 위해반드시 역삼각형 형태의 모양을 형성 할 수 있어야 한다는 것이다.그래야만 최종적으로 나올 픽셀에 적절히 유기체가 도포되어질 수 있게 된다.Conclusion이로써 유기체를 도포하기 전의 전처리 공정을 모두 마치게 된다.그림으로 전체 공정을 간략히 살펴보면 다음과 같다.Basic Substrate(Glass)ITO PatterningInter Insulator CoatingInter Insulator PatterningSeparator CoatingSeparator PatterningFinal Outcome이제 최종적으로 다음과 같은 구조를 같은 층을 형성하게 되었다.이로써 유기물 증착 전 과정인 Substrate Patterning Process 단계가 끝나게 된 것이다.

공학/기술| 2008.03.01| 9페이지| 2,000원| 조회(1,061)

LCD, PDP, display, OLED

미리보기

닫기