*대* 스토어

*대*

개인

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

10개
전체 판매량

19개
최근 3개월 판매량

0개
자료후기 점수

-
자료문의 응답률

-

전체자료 10개

논리설계 - 가산기를 MAX-PLUS II 로 실습을 한후 결과 보고서

제목- 가산기- 가산기의 개념과 동작을 이해하고 설계한다.- 반가산기와 전가산기를 이용하여 2비트 병렬 가산기 회로를 설계한다.목적- 가산기에 대해 이해하고 응용할 수 있다.관련 학습- 가산기란 이진수의 덧셈을 하는 논리 회로이며 디지털 회로, 조합 회로의 하나이다.- 반가산기반가산기는 이진수의 한자리수를 연산하며 자리올림수는 출력에 따라 출력한다.AND, OR, NOT 의 세 가지 종류의 논리회로만으로 구성 할수 있다.입력출력A BC S0 00 00 10 11 00 11 11 0- 전가산기전가사기는 이진수의 한자리수를 연산하고, 하위의 자리올림수 입력을 포함하여 출력한 다. 하위의 자리올림수 출력을 상위의 자리올림수 입력에 연결함으로써 임의의 자리수의 이진수 덧셈이 가능해 진다. 하나의 전가사기는 두 개의 반가산기와 하나의 OR 로 구성 된다. 입력이 3개 존재해서(입력 A, 입력 B, 자리올림수 입력)모두 대등하게 동작한다.하지만 회로 상 에서 3개 입력이 대칭되어 있다고 할 수는 없다.입 력출 력A B XC S0 0 00 00 0 10 10 1 00 10 1 11 01 0 00 11 0 11 01 1 01 01 1 11 1실험 실습의 구체적 절차1. 반가산기진리표 작성XYCS0*************10K-map 작성1) 합(S)A B01001110논리함수 : A B'+A' B = A ? B2) 자리올림(C)A B01000101논리 함수 : A BK-map을 참고 해서 논리 회로 제작반가산기 논리 회로2. 전가산기진리표 작성XYZCS0***************************************k-map 작성가) 합 (S)X YZ*************11010논리 함수 :X Z' Y' + X' Z Y' + X Y Z + X' Y Z' =X ? Y ? Z나) 자리 올림(C)X YZ*************10111논리 함수 : X Y + X' Y Z + X Y' Z + X Y' Z= X Y + Z (X' Y + X Y')= X Y + Z (X ? Y)K-map을 참고해서 논리 회로 작성전가산기 논리 회로3. 2비트 병렬 가산기진리표 작성x1y1x2y2cis1s2so000000*************10*************10**************************0*************1*************0*************0**************************001*************10***************************************1011****************************************************001111111111전가산기의 논리 회로를 참고해서 2비트 병렬 가산기를 만든다.2비트 병렬 가산기4. 4비트 병렬 가산기진리표를 작성하고 2비트 병렬 가산기를 만든 것 처럼 똑같이 작성을 한다.2비트 병렬 가산기에서 조금 더 추가 하면 된다.4비트 병렬 가산기를 만든다.4비트 병렬 가산기결 과(웨이브 폼)십습1. 반가산기실습2. 전가산기실습3. 2비트 병렬 가산기실습4. 4비트 병렬 가산기문제점 및 해결 방안가산기는 3주차때 실습이지만 추석연휴로 수업이 휴강이라서 4주차 실습(감산기)을 할 때 3주차 실습인 가산기와 하게 되었다.이번 실습을 통해서 가산기에 대해서 개념과 동작을 이해하게 되었다.실습 1번 반가산기. 2번 전가산기 부분은 바로 이해가 되어서 별 어렵지 않게 실험을 마칠수 가 있었다. 하지만 2비트 병렬 가산기 부분부터 막히기 시작했다.조교 형님이 진리표 작성하는 방법을 설명 해주었지만 이해가 되지 않아서 진리표 작성을 하는데 많은 고민을 하게 되었고 꽤 많은 시간을 투자를 해서 이해를 하며 진리표를 작성하게 되었다.이번 실습을 하면서 논리 회로를 통해서 심볼 회로도를 쉽게 만들 수 있다는 것을 알게 되었다. 처음에는 어떻게 병렬가산기의 회로도를 만들어야 할지 고민을 하였다.반가산기 와 전가산기의 회로도를 통해서 2비트 병렬 가산기와 4비트 병렬 가산기의 회로도를 쉽게 만들 수 있었다.결론 및 고찰가산기란 이진수의 덧셈을 하는 논리 회로이며 반가산기는 이진수의 한자리수를 연산하며 자리올림수는 출력에 따라 출력하는 것을 말합니다.실습을 하면서 이번 실습에서 잘 안되고 어려웠던 것은 병렬 가산기 부분입니다.2비트 병렬 가산기의 진리표는 만들었지만 반대로 K-map은 상당히 복잡하였고 이런 K-map 작성을 거의 해보지 못해서 인지 그리긴 했지만 답인지 확신이 서지 않아서 이번 실습 레포트에는 넣지 않았습니다.4비트 병렬 가산기는 진리표가 상당히 양이 많아서 그리는데 많은 시간이 걸렸습니다.그리고 역시 4비트 병렬 가산기 진리표와 k-map 도 넣지 않았습니다.웨이브 폼을 그리는데 너무 많다보니 답이 정확히 나오지 않았을꺼라고 생각합니다.가면 갈수록 줄어드니 저는 하나 하나 정확히 할려고 했는데 나중에 되니 제대로 맞출수가 없어서 대충 하게 되었습니다.새로운 것을 배울 때 마다 그래서 일까 실습시간이 재미있습니다.하지만 이론적으로 많이 부족하다보니 이론공부를 많이 해야 겠습니다.

공학/기술| 2009.12.15| 9페이지| 1,000원| 조회(471)

논리, 가산기, 논리 게이트

미리보기

닫기
논리설계 - 감산기를 MAX-PLUS II 로 실습을 한후 결과 보고서

제목- 감산기- 감산기의 개념과 동작을 이해하고 설계한다.- 전가산기를 이용하여 4비트 병렬 가감산기 회로를 설계한다.목적- 감산기에 대해 이해하고 응용할 수 있다.관련 한습반가산기, 전가산기, 이진병렬가산기는 덧셈을 수행하는 반면, 반감산기, 전감산기는 뺄셈을 수행하는 회로를 말한다. 반감산기 회로에서는 X-Y를 계산하여 두 수의 차이D와 윗자리로부터의 자리빌림 Bo을 출력하고, 전감산기에서는 X-Y-Bi(Bi는 아래자리로 빌려준 자리빌림을 의미)를 계산하여 출력 D(차이)와 윗자리로부터 빌려올 자리빌림 Bo를 내보낸다.전감산기는 앞자리에서 빌려온 빌림수를 포함하여 3개의 입력비트들의 감산을 행하는 조합논리 회로이며, 세개의 입력 X,Y,Bо과 2개의 출력 D,B₁을 갖는다. 세개의 입력변수는 x를 피감수, Y를 감수, 그리고 아랫자리에서 빌려온 자리 빌림수 Bо이며, 두개의 출력은 차 D와 현재 자리에서 발생한 자리빌림 B₁이다.실험 실습의 구체적 절차실습1 : 반감산기진리표를 작성한다.ABDBo*************100반감산기 진리표K-map을 작성한다.가) 차(D)반감산기 차 K-mapA B01001110논리 함수 : A B'+A' B = A ? B나) 빌림(Bo)반감산기 빌림 K-mapA B01001100논리 함수 : Bo=A' BK-map을 참고해서 논리회로를 만든다.반감산기 논리 회로십습2: 전감산기진리표를 작성한다.전감산기 진리표ABBiDBo0**************************1001100011111진리표를 참고해서 K-map 작성한다.가) 차(D)전감산기 차 K-mapBi AB*************11010논리 함수 : A' B' Bi + A' B B' + A B Bi + A B' Bi'= A ? B ? Bi나) 빌림 (Bo)전감산기 빌림 K-mapBi AB*************10010논리 함수 : Bi = A' B' B i + A' B + A B Bi= B i (A ? B)' + A' BK-map을 참고해서 회로도를 만든다.전감산기 회로도전감산기 심볼 회로도실습 3 : 별렬 가감산기진리표를 작성하고 전감산기의 논리 회로를 통해서 심볼회로를 만든다.4bit full adder 심볼 회로도결 과(웨이브 폼)실습 1 : 반감산기실습 2: 전감산기실습3 : 4비트 병렬 가감산기문제점 및 해결 방안이번 실습 시간에는 가산기 와 감산기를 같이 하였는데 가산기를 다 하고 나서 감산기를 하니 쉽게 할 수 있었습니다. 그리고 무엇보다도 조교 형님이 약간의 편의를 생각해주어서 논리 함수와 회로도가 있었기 때문에 특별히 문제점은 없었습니다. 하지만 전감산기 부분에서 진리표를 작성한 후 K-map을 만드는데 있어서 에러 사항이 있었습니다.전감산기 차 K-map 은 내가 원하는 답이 나왔는데 전감산기 빌림 K-map에서 계속 내가 원하는 답이 나오지 않았습니다. 논리 함수가 있었기 때문에 그 논리함수를 이용해서 회로도를 제작하고 웨이브 폼을 돌리니 분명히 답이 나왔습니다. 하지만 내가 K-map 제작해서 보면 적혀있는 논리함수와 달랐었고 그리고 내가 제작한 논리함수를 토대로 회로도를 제작하고 그리고 웨이브 폼을 제작을 하였는데 이게 웬일 답이 틀리게 나왔습니다. 계속 여러 부분들을 시도 해보았는데 나는 좀처럼 답이 나오지 않았습니다.병렬 가감산기 부분은 가산기 부분에서 시간을 많이 투자해서 하였기 때문인지 어렵지 않게 끝 낼수 있었습니다.결론 및 고찰반감산기 회로에서는 X-Y를 계산하여 두 수의 차이D와 윗자리로부터의 자리 빌림 Bo을 출력 하고 전감산기에서는 X-Y-Bi를 계산하여 출력 D(차이)와 윗자리로부터 빌려올 자리빌림 Bo를 내보내는 것이 반감산기와 전감산기이다. 감산기는 가산기와 다른 뺄셈을 위주로 계산을 하는 것입니다. 이번 실습을 통해서 감산기에 대해서 알게 되었습니다.가산기를 먼저 하였으면 감산기 부분은 쉽게 이해하고 할 수 있었을 텐데 하루에 2개의 실습을 하니 상당히 많은 시간이 걸렸는데 특히 2비트 병렬 가산기나 4비트 병렬 가감산기 부분은 진리표를 만드는데 진짜 많이 힘들었습니다. 진리표를 제작 하는 양이 상당히 많았고 그리고 무엇보다도 웨이브 폼을 만드는데도 상당히 힘들었습니다. 하나 하나 정확히 할려고 했는데 너무 힘들어서 반씩 줄이면서 내려왔는데 나중에 와서는 너무 작다 보니 정확히 맞추기가 힘들었고 그래서 4비트 병렬 가감산기 부분역시 정확히 답이 나오지 않았을 꺼라고 생각합니다.

공학/기술| 2009.12.15| 7페이지| 1,000원| 조회(647)

논리, 논리게이트, k-map

미리보기

닫기
논리설계 -인코더 디코더를 MAX-PLUS II 로 실습을 한후 결과 보고서

제목- Lap #4 인코더/디코더- 디코더의 개념과 동작을 이해하고 설계한다.- 인코더의 개념과 동작을 이해하고 설계한다.목적- 디코더/인코더에 대해 이해하고 응용할 수 있다.관련 학습- 인코더/디코더디지털 시스템은 입출력 데이터로 0과 1 즉, 2진수를 사용하고 있지만 우리들은 10진수를 사용하고 있으므로 10진수가 이해하기가 쉽다. 그래서 2진수 4비트를 1 그룹으로 하여, 10진수의 형태로 취급이 용이하게 코드화하여 만든 것이 BCD 코드입니다. 여기서 10진수를 2진수나 BCD 코드로 변화하는 조작을 인코드라 하며, 이를 수행하는 회로를 인코더라고 한다. 그리고 디지털 시스템에서 처리되어 출력된 결과 즉, 2진수 형태를 다시 10진수로 변화하거나, 표시하는 조작을 디코드라 하며, 이를 수행하는 회로를 디코더라고 한다. 예를 들면, 키보드로부터 입력되는 10진수나 문자는 인코더에 의해서 그에 대응되는 2진수로 변화되어 컴퓨터에서 계산, 처리된 후 다시 디코더에 의해서 10진수나 문자로 변환되는 것입니다.★인코더10진수를 BCD나 2진수 코드로 변환하는 회로가 인코더인데, 이 회로의 설계방법을 설명하면 10진수 5를 입력하였을 때 인코더 출력은로 되게 하고, 10진수 9를 입력하면 인코더 출력이이 출력되게 하면 된다. 이것을 종합한 것이 10진수와 BCD 사이의 변환표이다.10진수 입력BCD 출력000*************001**************************91001표-1. 인코더 동작표★Priority 인코더 회로우리가 10진수를 키보드로 입력하면서 동시에 두 개 이상의 키를 누르는 경우, 인코더 출력이 틀리게 되는 문제점이 발생된다. 이러한 오동작을 피하기 위해서 인코더 회로에 우선순위 기능을 부가한 것을 Priority 인코더 회로라 한다. 이런 우선 기능 인코더는 각 입력에 우선순위를 둠으로써 여러개의 키가 동시에 눌려졌을 때 가장 큰 숫자가 우선적으로 출력되도록 구성되어 있다. 예를 들어, 5와 6을 동시에 입력하면 6이 출력되도록 하는 것이다.그리고 인코더에는 또 다른 문제점이 있는데 그것은 10진수 입력이 ‘0’인 경우이다. ‘0’입력 뿐만 아니라 전혀 입력이 없는 상태에서도 ‘0’이 된다. 그리고 ‘0’이란 입력도 하나의 숫자이기 때문에 아무것도 입력하지 않는 상태가 ‘0’이라고 표시되는 것은 판단에 어려움을 주게 된다. 따라서 ‘0’입력 단자와 ‘0’입력이 있음을 알려주기 위한 GS(그룹 select 또는 게이트 strobe) 단자를 추가함으로써 GS출력이 ‘1’이 괴면, ‘0’입력이 있음을 확인할 수 있고, 또한 다른 숫자의 입력이 있었음을 알려주는 기능을 갖도록 한다.★디코더BCD 코드를 원래의 10진수로 변환시키거나 2진수를 8진수나 16진수로 변환하는 회로가 디코더이며, 이회로는 인코더의 역동작을 수행하는 회로이다.BCD 입력10진수 출력DCBA00***************************************000810019표-2. 디코더 동작표표-2의 동작을 하는 회로를 BCD to Decimal 디코더라 한다.실험 실습의 구체적 절차실습1 : 디코더(Decoder)진리표 작성3-to-8 line decoder 진리표InputOutputXYZD0D1D2D3D4D5D6D70001000*************0*************1100**************************00110*************000001K-mapXY Z0100D0D101D2D311D6D710D4D5논리 함수 : D0 = X' Y' Z' D1 = X' Y' ZD2 = X' Y Z' D3 = X' Y ZD4 = X Y' Z' D5 = X Y' ZD6 = X Y Z' D7 = X Y Z회로 제작3-to-8 line decoder회로도실습 2 : 인코더(Encoder)진리표 작성8-to-2 line Encoder 진리표InputOutputD0D1D2D3D4D5D6D7XYZ100000*************001001*************0000*************00*************001011000000001111논리 함수 : X = D4 + D5 + D6 + D7Y = D2 + D3 + D6 + D7Z = D1 + D3 + D5 + D78-to-2 line Encoder 회로도결 과(웨이브 폼)실습1 : 디코더(Decoder) 웨이브 폼실습 2 : 인코더(Encoder) 웨이브 폼문제점 및 해결 방안조교형님이 쉽게 설명해주어서 그런지 이번 실습인 디코더/인코더는 별 어려움 없이 빨리 끝날 수 있었습니다.하지만 회로를 쉽게 생각해서인지 제대로 논리 회로를 만든 것 같은데 디코더/인코더 의 회로부분이 잘못 만들어졌는지 계속 웨이브 폼에서 정확한 답이 아닌 틀린 답만 나왔습니다.그래서 회로가 많이 복잡하다보니 수정보다는 다시 정확히 만드는 게 좋을 듯싶어서 다시 논리 회로를 만들게 되었습니다.다시 컴파일 후 시뮬레이션을 하니 이번에는 웨이브 폼 에서 정확한 답이 나왔습니다.결론 및 고찰이번 실습은 인코더/디코더에 대해서 인데 3-to-8 line decoder 진리표 와 8-to-2 line encoder 진리표 에서 input 과 output부분을 보면서 인코더 와 디코더는 서로 반대 의 성향을 가지는 거라고 예상을 하게 되었습니다.진리표가 쉽게 나와서 실습을 하면서 디코더 와 인코더가 어떻게 작동을 하는지 쉽게 이해를 하게 되었고 그리고 논리 설계 책을 보면서 디코더 와 인코더에 대해서 개념도 이해를 하게 되었습니다.

공학/기술| 2009.12.15| 7페이지| 1,000원| 조회(302)

논리, 논리게이트, 웨이브 폼

미리보기

닫기
논리설계 - 멀티플렉서를 MAX-PLUS II 로 실습을 한후 결과 보고

제 목-멀티플렉서와 디멀티플렉서의 기본원리를 이해하고 설계한다.목 적- 멀티플렉서에 대해 이해하고 응용할 수 있다.- 디멀티플렉서에 대해 이해하고 응용할 수 있다.관련 학습- 멀티플렉서(Multiplexer)- 정 의 : 여러 개의 입력선 중에서 어느 하나의 2진 정보를 선택하여 그 정보를 출력선 으로 내보내는 조합회로로 한 무리의 선택선(selection line)이 특정한 입력선 을 선택하도록 제어하게 된다. (개의 입력선과 n개의 선택선으로 구성)간단히 ‘먹스’라고 하기도 하며 다중 입력 데이터를 단일 출력하므로 데이터 셀렉터(data selector)라고도 합니다.- 디멀티플렉서(Demultiplexer)- 정 의 : 멀티플렉서와 반대로 하나의 입력신호를개의 출력 가능한 선들 중 하나를 선택하여 연결시켜 주는 기능을 수행한다.개의 선택선 들의 값에 의해 출력선 이 선택된다. 한 마디로 하나의 입력이 들어왔을때 스위치에 의해 여러방향으로 선택적으로 출력을 내보내는 장치입니다.실험 실습의 구체적 절차실습 1 - 멀티플렉서(Multiplexer)- 2-to-1 Multiplexer 블록도- 2-to-1 Multiplexer 진리표S(select)Y0A1B- 논리함수 Y = S' A + S B- 2-to-1 Multiplexer 회로도S2S1Y00A01B10C11D- 4 -to-1 Multiplexer 진리표- 논리함수 : Y= S1' S2' A + S1 S2' B + S1' S2 C + S1 S2 D- 4-to-1 Multiplexer 회로도실습2 - 디멀티플렉서 (Demultiplexer)- 1-to-2 Demultiplexer 진리표S(select)Y0X1X- 논리함수 : Y1 = X S , Y2 = X S'- 1-to-2 Demultiplexer 회로도- 1-to-4 Demultiplexer 진리표S2S1Y00X01X10X11X- 논리함수 : Y = S1' S2' X , Y= S1 S2' XY = S1' S2 X , Y = S1 S2 X- 1-to-4 Demultiplexer 회로도결 과(웨이브 폼)실습 1 (2-to-1 Multiplexer)실습 2 (4-to-1 Multiplexer)실습 3 (1-to-2 Demultiplexer)실습 4 (1-to-4 Demultiplexer)문제점 및 해결방안이번 실습은 멀티플렉서(2-to-1) 와 디멀티플렉서(1-to-2)의 회로를 보면서 멀티플렉서(4-to-1)와 디멀티플렉서(1-to-4) 의 논리회로를 제작하는건데 조교형님이 자세히 설명을 해주었지만 이해가 되지 않았고 그러므로 회로가 이해가 되지 않아서 멀티플렉서(4-to-1)와 디멀티플렉서(1-to-4) 논리 회로가 전혀 만들어지지 않았습니다.그래서 책을 통해서 이론 공부를 하여서 멀티플렉서와 디멀티플렉서의 논리 회로를 제작하게 되었습니다.쉬운 회로였지만 이론적으로 전혀 이해가 되지 않으니까 회로 제작하는 것이 무척이나 힘들었습니다.결론 및 고찰멀티플렉서는 여러 개의 입력선 중에서 어느 하나의 2진 정보를 선택하여 그 정보를 출력선 으로 내보내는 조합회로입니다.멀티플렉서가 사용되는 것은 주컴퓨터에 여러 단말기가 연결되어 있을 때 이것들을 제각기 통신회선으로 연결하면 비용이 많이 들고 관리하기가 어렵습니다.그래서 각 단말기에 연결단자를 하나로 묶어서 통신회선에 연결을 하는데주컴퓨터에 연결된 단말기의 수만큼 연결단자에서 전송 선로가 나와 먹스에 연결되고 여기서 부터는 하나의 선로만 나와 모뎀을 거쳐 전송 선로와 연결됩니다.이런 이유로 멀티플렉서를 많이 사용하며 그리고 멀티플렉서의 가장 큰 장점으로먹스는 모뎀과 함께 전화 회선을 통신 매체로 이용하는데 쓰이는 통신 장비로서통신망 구성과 관리를 간단하게 하고 통신비용을 크게 절감시키는 이점이 있습니다.

공학/기술| 2009.12.15| 5페이지| 1,000원| 조회(179)

논리, 논리게이트, 게이트

미리보기

닫기
논리설계 - 멀티플렉서를 MAX-PLUS II 로 실습을 한후 결과 보고서

제목- LAP # 7 멀티플렉서 / 디멀티플렉서 응용- 멀티플렉서와 디멀트플렉서를 응용한 기능설계에 대해 이해하고 응용한다.목적- 멀티플렉서 및 디멀티플렉서의 응용능력이 얻어진다.관련 학습- 멀티플렉서(Multiplexer)- 정 의 : 여러 개의 입력선 중에서 어느 하나의 2진 정보를 선택하여 그 정보를 출력선 으로 내보내는 조합회로로 한 무리의 선택선(selection line)이 특정한 입력선 을 선택하도록 제어하게 된다. (개의 입력선과 n개의 선택선으로 구성)간단히 ‘먹스’라고 하기도 하며 다중 입력 데이터를 단일 출력하므로 데이터 셀렉터(data selector)라고도 합니다.- 디멀티플렉서(Demultiplexer)- 정 의 : 멀티플렉서와 반대로 하나의 입력신호를개의 출력 가능한 선들 중 하나를 선택하여 연결시켜 주는 기능을 수행한다.개의 선택선 들의 값에 의해 출력선 이 선택된다. 한 마디로 하나의 입력이 들어왔을때 스위치에 의해 여러방향으로 선택적으로 출력을 내보내는 장치입니다.- 가산기란 이진수의 덧셈을 하는 논리 회로이며 디지털 회로, 조합 회로의 하나이다.- 전가산기전가산기는 이진수의 한자리수를 연산하고, 하위의 자리올림수 입력을 포함하여 출력한 다. 하위의 자리올림수 출력을 상위의 자리올림수 입력에 연결함으로써 임의의 자리수의 이진수 덧셈이 가능해 진다. 하나의 전가사기는 두 개의 반가산기와 하나의 OR 로 구성 된다. 입력이 3개 존재해서(입력 A, 입력 B, 자리올림수 입력)모두 대등하게 동작한다.하지만 회로 상 에서 3개 입력이 대칭되어 있다고 할 수는 없다.- 전감산기는 앞자리에서 빌려온 빌림수를 포함하여 3개의 입력비트들의 감산을 행하는 조 합논리 회로이며, 세개의 입력 X,Y,Bо과 2개의 출력 D,B₁을 갖는다. 세개의 입력변수는 x를 피감수, Y를 감수, 그리고 아랫자리에서 빌려온 자리 빌림수 Bо이며, 두개의 출력은 차 D와 현재 자리에서 발생한 자리빌림 B₁이다.실험 실습의 구체적 절차실습1. 디멀티플렉서의 응용 : 디멀티플렉서를 이용한 2bit 감가산기- 디멀티플렉서의 선택선을 이용하여 각각 감산기와 가산기를 선택하여 동 작하게 한다.- full adder / full subtracter 이용- full adder / full subtracter 의 자리올림수와 자리빌림수는 GND에 연결1) 회로도실습2. 멀티플렉서의 응용: 멀티플렉서를 이용한 4bit 감가산기- 멀티플렉서의 선택선을 이용하여 감산기와 가산기의 동작을 하게 출 력을 준다.- 4bit adder/subtracter 이용1)회로도결과(웨이브 폼)실습1. 디멀티플렉서의 응용실습2. 멀티플렉서의 응용문제점 및 해결방안이번주 실습은 지난주에 실습을 했던 멀티플렉서와 디멀티플렉서 응용을 해서 하는 게 이번실습 내용인데 이번실습을 하면서 필요로 했던게 가산기 및 감산기의 회로였습니다. 하지만 예전에 실습을 하였던 자료들을 모두 삭제를 하였기 때문에 가산기와 감산기 및 회로들을 다시 재설계를 하는 경우가 생겼습니다. 그래서 실습시간이 많이 걸렸습니다.결론 및 고찰(회로의 동작 원리 및 의미)실습1 : 디멀티플렉서의 응용1-to-4 Demultiplexer 진리표S2S1Y00X01X10X11X- 논리함수 : Y = S1' S2' X , Y= S1 S2' XY = S1' S2 X , Y = S1 S2 XABCICOS0***************************************전가산기 진리표논리 함수(합) S = X Z' Y' + X' Z Y' + X Y Z + X' Y Z'= X ? Y ? Z논리 함수 (자리올림) C = X Y + X' Y Z + X Y' Z + X Y' Z= X Y + Z (X' Y + X Y')= X Y + Z (X ? Y)ABBiDBo0**************************1001100011111전감산기 진리표논리 함수(차) D = A' B' Bi + A' B B' + A B Bi + A B' Bi'= A ? B ? Bi논리 함수(빌림) Bi = A' B' B i + A' B + A B Bi= B i (A ? B)' + A' B- 1-to-4 Demultiplexer 두 개의 전가산기 두 개, 전감산기 두 개를 이용하여 선택선 S1 이 0일때는 A0 , A1 과 C0 , C1의 값이 나오고 S1 이 1일때는 B0, B1과 D0, D1 의 값이 나온다.입력 X와 Y는 나오는 두수를 합 또는 차를 나타내며 ddmux 의 값중 S1,S2 가 어떻게 되느냐에 따라 출력되는 값이 틀려집니다.S1은 0또는 1을 나타내어 합 또는 차를 표시 하는데 그중 fulladd 의 2개 dmux 값과 fullsub 의 2개 dmux 값이 있는데 4개의 dumx 중 어디에 위치를 할 것인지를 표시를 하는 것이며 S2는 감산기 또는 가산기를 표시해줍니다. S1에서 위치한 dumx 의 값 중에 dumx 2개가 위치 해 있다면 다시 그 값들 중에서 S2가 어떻게 값이 출력됨에 따라서 위치가 정해집니다.실습2:멀티플렉서의 응용- 2-to-1 Multiplexer 진리표S(select)Y0A1B- 논리함수 Y = S' A + S B- 2-to-1 Multiplexer를 이용하여 선택선이 0 일때는 A, 선택선이 1일때는 B를 선택하게 하여 C0 를 결정하게 된다. 4비트 가감산기에서 C0가 0일 때는 가산기가 되고 C0 가 1일 때는 XOR 게이트를 거치게 되어 감산기가 된다.A-B 감산을 위한 회로는 B단자와 상응하는 전가산기 입력 사이에 위치하는 인버터를 갖는 병렬가산기로 구성된다. 입력 캐리 는 1과 같아야 한다. 수행되는 연산은 A에 B의 1의 보수를 더하고 그 결과에 1을 더한다. 이것은 A에 B의 2의 보수를 더한 것과 같다. 무부호숫자에 대해 A>=B이면 A-B 결과 값이 되고 A

공학/기술| 2009.12.15| 6페이지| 1,000원| 조회(291)

논리, 멀티플렉서, 논리게이트

미리보기

닫기