*승* 스토어

*승*

개인인증

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

15개
전체 판매량

21개
최근 3개월 판매량

0개
자료후기 점수

평균A+
자료문의 응답률

-

전체자료 15개

pspice를 통한 회로 분석(설계과제 9) 평가A+최고예요

□ Pspice 설계 과제 99-1. 목표설정5V DC Power Supply의 출력 전압이 일정하지 않고 변동이 있다. 5V DC Power Supply를 Thevenin 등가 회로로 나타내면 등가 저항=50Ω, 등가 전압는 그림과 같다고 가정하고 출력 전압의 변동을 줄 일 수 있는 1차 RC 회로를 설계하고 시뮬레이션을 통해서 검증하라. R, C 값은 실제 소자값에서 선택하고 C 값은 1uF 이내의 값으로 선정한다.9-2. 분석 및 합성입력이 하나가 아니라 다음과 같이 f(t)로 들어가고주기 T인 함수 f(t)가 일정 조건들을 만족하면 다음과 같이 Sinusoid의 합으로 나타낼 수 있다. (Fourier Series로 표현)이와 같이 입력 전압 역시 여러 개의 전압 구성되어 있는 하나의 입력전압 이므로 fourier series로 표현할 수 있다. 그 합을 V(t) 로 놓고 V(t)의 함수를 구하기 위해을 구해주면여기서 구한을 다시 기본 식에 넣어주면가 되고 위의 식에서 보면 앞에서 말한바와 같이 여러개의 입력전압들에 의해 입력함수 v(t)가 결정되어 있는 것을 볼 수 있다. 출력역시 여러개의 출력함수의 합으로 정의되어 있음을 알 수 있는데 우리가 많이 사용하는 DC 전압원 역시 경우에 따라 다르겠지만 일반적인 경우 위와 같이 DC성분 외에 많은 AC성분들이 섞여져 있다.이 것은 superposition이라고 생각 할 수 있다.하지만 우리가 원하는 전압파형은 순수한 DC에 가까운 성분이고 위의 전압식에서보면 주파수가 커질수록 그 값이 점점 작아지는 것을 확인 할 수 있다. 주파수가 작을 때는 그 값이 크기 때문에 무시할 수 없지만 고주파수 부분에서는 작은 값이고 이 값들을 제거하면 좀 더 DC에 가까운 전압을 얻을 수 있기 때문에 low pass filter을 설계하여 전압원에 연결하여 이 필터를 통해 입력전압을 만들어주면 좀 더 안정적인 전압을 얻을 수 있다.출력 전압에 일반적인 Low pass filter를 설계하여 주면아래와 같고 phasor를 이용하여 계산해주면< phasor method >: 회로내의 모든 전압, 전류 관계를 phasor로 나타낸다.by Voltage Division■ Magnitude의 frequency responsecutoff frequency를 이용하여 R, C값을 정해줘야 하는데 일단 C의 값이 한정적이므로 일단C=1uF으로 정하고 계산해주면여기서 cutoff frequency를 2000[rad/sec]로 정해주고 R값을 정해주면이고 다시 원래 식을 정의해 주면이 되고w의 변화에 따른 H(jw)의 그래프를 그려주면i), ii)에서 보면인 구간에서 입력에 대한 출력의 크기는 입력에 비해 크게 감소하지 않지만인 구간에서는 입력에 대한 출력의 크기가 입력에 비해 크게 감소하는 low pass filter의 특성을 확인 할 수 있다.실제 MATLAB을 통해 확인해보면위와 같이 설정한 cutoff frequency가 2000일 때 최대값의배인 0.7V 정도가 나온 것을 확인 할 수 있다.

공학/기술| 2009.12.23| 5페이지| 1,000원| 조회(200)

회로이론, pspice

미리보기

닫기
pspice를 통한 회로 분석(설계과제 10)

□ Pspice 설계 과제 1010-1. 목표설정[v] 인 입력을 받아서 ripple을 감소시키는 회로를 설계하려고 한다. 출력 전압의 첫 번째 harmonic의 peak가 출력 전압의 DC 성분의 5%이내가 되도록 회로를 설계하라.10-2. 분석 및 합성입력이 하나가 아니라 다음과 같이 f(t)로 들어가고주기 T인 함수 f(t)가 일정 조건들을 만족하면 다음과 같이 Sinusoid의 합으로 나타낼 수 있다. (Fourier Series로 표현)이와 같이 입력 전압 역시 여러 개의 전압 구성되어 있는 하나의 입력전압 이므로 fourier series로 표현할 수 있다. 그 합을 V(t) 로 놓고 V(t)의 함수를 구하기 위해 일단 그래프를 그려보면 아래와 같다.그리고 f(t)를 구하기 위해을 구해주면위의 계산이 아니더라도은 우함수 이기 때문에 항상 0 이다.여기서 구한을 다시 기본 식에 넣어주면가 된다.위의 식에서 보면 앞에서 말한바와 같이 여러개의 입력전압들에 의해 입력함수 v(t)가 결정되어 있는 것을 볼 수 있다. 출력역시 여러개의 출력함수의 합으로 정의되어 있음을 알 수 있는데 우리가 많이 사용하는 DC 전압원 역시 경우에 따라 다르겠지만일반적인 경우 위와 같이 DC성분 외에 많은 AC성분들이 섞여져 있다.이것은 superposition이라고 생각 할 수 있다.하지만 주어진 조건에 보면 첫 번재 harmonic이 DC 전압의 5% 이내가 되게 해야 하므로 low pass filter를 연결하여 주파수를 제한시켜줘야 한다. 다시 말하면 입력파형에 대한 출력파형이 AC 성분이 거의 없는 DC 성분을 만들어야 한다.출력 전압에 일반적인 Low pass filter를 설계하여 주면위와 같고 phasor를 이용하여 계산해주면< phasor method >: 회로내의 모든 전압, 전류 관계를 phasor로 나타낸다.by Voltage Division■ Magnitude의 frequency response다시 앞의 요구사항을 보면 첫 번째 Harmonic이 DC 성분의 5%이어야 하므로출력전압 DC 성분이다.즉 필터를 설계하여 입력전압의 peak값인를로 만들어야 한다. 위의 Magnitude에서 구한 식을 이용하여 R과 C 값을 구해야 하는데일단 입력전압의 AC 성분을이라 하면이므로Furier series 로 분석한 입력함수를 다시 한번 정의하면이제 앞에서 구한 first harmonic을 이용하여 R과 C의 값을 정해주면위에서 저항과 커패시터의 용량을 정했고 다시 원래 식을 정의 해주면 아래와 같다.이제 식의 검증을 위해서 매트랩을 이용하여 w의 변화에 따른 H(jw)의 그래프를 그려주면w=[0:0.01:1000];x=1./sqrt(1+(w*17.6*10^-3).^2);plot(w,x), xlabel('w [rad/sec]'),ylabel('|H(jw)|')우리가 첫 번째 harmonic에서 w=754일 때 크기가가 되도록 필터를 설계하였고 그래프를 통해서도 확인해 볼 수 있다.■ 입력신호와 그 Fourier series 파형을 동시에 도시해서 비교⇒ 위에서 보면 알 수 있듯이 빨간색 화살표가 가르키고 있는 것이 입력신호이고 파란색 화살표가 가르키는 것이 Fourier series로 표현한 신호이다. harmonic을 3개까지 도시하였는데 입력신호의 경우 DC성분과 여러개의 harmonic의 수가 무한대까지 합쳐진 AC성분으로 합쳐져 있는데 여기에서는 harmonic을 3개까지만 합쳐진 출력신호로 표현하였기 때문에 위와 같이 약간의 차이가 있음을 확인할 수 있다. 반대로 보면 무한개의 harmonic과 3개의 harmonic으로 합쳐진 파형이 거의 차이가 없는걸로 보면 앞의 몇 개의 harmonic이 파형의 대부분을 만든다는 것을 알 수 있다.■ 입력신호 Fourier series의 x축은 주파수, y 축을 Fourier series 계수로 해서 도시입력신호는와 같고 ac 성분만을 이용하여 도시 해보면 아래 와 같다.⇒ 위의 표를 보면서 알 수 있는 것은 주파수가 커질수록 harmonic의 계수가 점점 작아지는 것을 확인 할 수 있다. 이 말은 주파수가 큰 성분들은 실제 신호에 영향을 많이 미치지 못한다는 뜻이다. 다시 말하면 DC 성분과 harmonic 앞부분에 있는 몇 개의 AC성분이 그 파형을 결정하는 것을 알 수 있다.는 첫 번째 harmonic의 주파수 성분이고 두 번째부터는 2씩 커지기 때문에 2, 3로 표시하였다.■ 출력신호와 그 Fourier series 파형을 동시에 도시해서 비교출력파형의 경우 입력파형이 필터를 거치고 나오기 때문에 값이 달라진다. 각각을 계산해주면 아래와 같다.위에서 필터를 거쳐서 출력된 파형에 대한 식을 구 했기 때문에 이 식을 이용하여 각각의 하모닉의 출력이 어떻게 되는지 계산해 주면 된다 .※ First harmonic :이고※ Second harmonic :이고※ Third harmonic :따라서 출력함수를 다시 구하면이 된다.출력파형과 fourier series 파형을 동시에 도시해서 분석해 보면⇒ 출력파형과 fourier series 파형을 동시에 비교해보니 위와 같은 결과가 나왔다. 실제 출력파형의 경우 필터를 거치면서 점점 DC 성분값인 63.66을 기준으로 AC 성분이 합쳐진 파형이 나오는 것을 확인 할 수 있다. 하지만 Fouriere series 파형을 분석하였을 경우에는 처음부터 이 모든 사항을 적용하여 분석하였기 때문에 처음부터 63.66을 중심으로 파형이 생기는 것을 확인 할 수있고 우리가 처음에 설계하였던 출력파형이 나오는 것을 확인 할 수 있다.■ 출력신호 Fourier series의 x축은 주파수, y 축을 Fourier series 계수로 해서 도시출력신호는와 같고 ac 성분만을 이용하여 도시 해보면 아래 와 같다.⇒ 출력신호와 마찬가지로 입력신호 역시 주파수가 증가함에 따라 그 계수가 점점 작아지는 것을 확인 할 수 있다. 필터를 첫 번째 harmonic의 peak 값이 DC 성분의 5%가 되게 하는 RC low pass filter를 거쳤기 때문에 출력파형 역시 필터를 거치면서 아주 작아지는 것을 확인 할 수 있다.는 첫 번째 harmonic의 주파수 성분이고 두 번째부터는 2씩 커지기 때문에 2, 3로 표시하였다.■ 입력신호와 출력신호 비교입력신호출력신호⇒ 입력신호와 출력신호를 비교해놓고 보면 필터를 통해서 그 값이 줄어는 것을 눈으로 확인하기 쉽다. first harmonic의 경우 출력신호에서는 peak값이 42.42였지만 filter를 통과하면서 3.19까지 줄었고 second harmonic역시 8.48에서 0.32로. third harmonic은 3.64에서 0.09까지 줄었다. 실제 파형을 구성하는 harmonic의 앞의 몇 개 성분인데 그 peak값이 모두 줄어듬으로써 출력파형이 filter를 통해서 많이 줄어들었음을 확인 할 수 있다.

공학/기술| 2009.12.23| 9페이지| 2,000원| 조회(264)

회로이론, ripple, pspice, Harmonic

미리보기

닫기
pspice를 통한 회로분석(설계과제 8)

□ Pspice 설계 과제 8-18-1-1. 목표설정Resonant Frequency=100k [rad/sec], 3-dB bandwidth =10000 [rad/sec]가 되는 band-pass system을 2차 series RLC 회로를 사용해서 설계하고 시뮬레이션을 통해서 검증한다. L, C 값은 반드시 실제 소자값으로 설계한다.8-1-2. 분석 및 합성2차 RLC직렬회로를 설계하면 위와 같고에서값만 변한다고 가정하면 크기와 위상각도 바뀌게 된다. 일단 회로를 분석해 보면< phasor method >: 회로내의 모든 전압, 전류 관계를 phasor로 나타낸다.by Voltage Division■ Magnitude의 frequency response에서 보면 분모가 가장 작을 경우가 최대값이 되고 이 값은일 때 이므로그리고이므로의 최대값은 1이다.3-dB Bandwidth의 경우 최대값의이 되는 주파수 이므로가 되고계수를 비교해보면이고 3-dB Bandwidth B는 두 주파수의 차이 이므로다시 이 소자값을 이용하여 구한 3-dB Bandwidth가 10000 [rad/sec]가 되는지 확인 해 보면그래프를 그려주기 위해 이 값들을 다시넣어주면그래프에서 보는 것처럼 최대값일 경우 주파수는100k [rad/sec]이고 이것은 주어진 조건와 일치한다. 이 주파수를 기점으로일 경우에는가 점점 증가하다가 주파수가 Resonant Frequency보다 커지게 되면 점점 감소하여 0에 가까이 가게 되고 이것은 2차 RLC회로의 특성을 확인 할 수 있다.8-1-3. 제작 및 시험회로도주기결과분석예상했던 2차 RLC 회로에 대한 그래프를 확인 할 수 있었다. 주어진 조건은 Resonant frequency가 100k[rad/sec]였는데 출력화면은 frequency[Hz] 이므로 Hz로 바꿔 주면 15.9kHz 정도가 된다. 역시 위의 결과와 같다. 그리고 3-dB bandwidth frqeucny가 각각 105124[rad/sec], 95124[rad/sec] 이므로 역시 Hz로 바꿔주면 16.8kHz, 15.1kHz이므로 역시 위의 결과와 같다. 커패시터와 인덕터가 입력원의 에너지를 저장하는데 저장이 되고나면 커패시터는 open circuit, 인덕터는 short circuit이 되고 이 에너지들이 저항에 의해 소비가 되므로 점점 감소하는 그래프를 띄게 된다. 그러다가 거의 다 감소하였을 때 다시 커패시터와 인덕터는 에너지를 충전하면서 상승하는 그래프가 된다.8-2-1. 목표설정Resonant Frequency=10k [rad/sec], 3-dB bandwidth =20000 [rad/sec]가 되는 band-pass system을 2차 parallel RLC 회로를 사용해서 설계하고 시뮬레이션을 통해서 검증한다. L, C 값은 반드시 실제 소자값으로 설계한다.8-2-2. 분석 및 합성2차 RLC 병렬회로를 설계하면 위와 같고에서값만 변한다고 가정하면 크기와 위상각도 바뀌게 된다. 일단 회로를 분석해 보면< phasor method >: 회로내의 모든 전압, 전류 관계를 phasor로 나타낸다.■ Magnitude의 frequency response에서 보면 분모가 가장 작을 경우가 최대값이 되고 이 값은일 때 이므로그리고이므로최대값은 1 이다.3-dB Bandwidth의 경우 최대값의이 되는 주파수 이므로가 되고3-dB Bandwidth B는 두 주파수의 차이 이므로다시 이 소자값을 이용하여 구한 3-dB Bandwidth가 20000 [rad/sec]가 되는지 확인 해 보면그래프를 그려주기 위해 이 값들을 다시넣어주면그래프에서 보는 것처럼 최대값일 경우 주파수는10k [rad/sec]이고 이것은 주어진 조건와 일치한다. 이 주파수를 기점으로일 경우에는가 점점 증가하다가 주파수가 Resonant Frequency보다 커지게 되면 점점 감소하여 0에 가까이 가게 되고 이것은 2차 RLC회로의 특성을 확인 할 수 있다.8-2-3. 제작 및 시험회로도주기결과분석예상했던 2차 RLC 회로에 대한 그래프를 확인 할 수 있었다. 주어진 조건은 Resonant frequency가 10k[rad/sec]였는데 출력화면은 frequency[Hz] 이므로 Hz로 바꿔 주면 1.59kHz 정도가 된다. 역시 위의 결과와 같다. 그리고 3-dB bandwidth frqeucny가 각각 4142[rad/sec], 24142[rad/sec] 이므로 역시 Hz로 바꿔주면 660Hz, 3.8kHz이므로 역시 위의 결과와 같다. 단지 조건중에 Resonant frequency가 1번 식에서는 100k 였으나 이번에는 10k 여서 최대값까지 가는 시간이 상당히 줄었기 때문에 위와 같은 그래프를 확인 할 수 있다. 역시 1번 과 같이 커패시터와 인덕터가 입력원의 에너지를 저장하는데 저장이 되고나면 커패시터는 open circuit, 인덕터는 short circuit이 되고 이 에너지들이 저항에 의해 소비가 되므로 점점 감소하는 그래프를 띄게 된다. 그러다가 거의 다 감소하였을 때 다시 커패시터와 인덕터는 에너지를 충전하면서 상승하는 그래프가 된다.

공학/기술| 2009.12.23| 10페이지| 2,500원| 조회(396)

회로이론, pspice, resonant frequency, 3-dB band..

미리보기

닫기
pspice를 통한 회로 분석(설계과제 11)

는 0<t<0.5ms에서 5V, 0.5ms<t<1ms에서 0V인 주기신호로 digital information 1,0,1,0...을 나타낸다. (논리값 ‘1’은 5V, 논리값 ‘0’은 0V로 나타낸 경우)는 를 NOT gate를 통과시킨 신호, Op-amp는 비교기로 5V 단일 전원으로 구동된다. 이 회로에서 출력 의 파형이 의 파형과 최대한 동일하게 되도록 만들고 싶다. 주파수 과 의 값을 설정하고 두 개의 low pass filter를 설계하고 시뮬레이션을 통하여 검증하라. 2) 다음과 같은 system function H(S)를 갖는 system을 op-amp 두 개를 사용해서 구현하고 시뮬레이션을 통해서 검증하라

공학/기술| 2009.12.23| 9페이지| 2,000원| 조회(218)

회로이론, pspice

미리보기

닫기
pspice 설계과제(각 case에 따른 파형 이론 분석)

□ Pspice 과제 11. 목표설정⇒ 왼쪽의 회로에서 입력전압 V1을 다음과 같이 4가지의 형태로 변화시키면서 각 경우에서 Vc(t)의 파형을 이론적으로 분석하고 simulation을 통해서 확인한다.case 1 : PW=10ms, PER=20mscase 2 : PW=10ms, PER=10.1mscase 3 : PW=0.1ms, PER=10.1mscase 4 : PW=0.1ms, PER-0.2ms2. 분석 및 합성이고5V01.node ② by KCL :-①① :2.node ② by KCL :- ①① :각 case에 따른 파형 이론 분석※ 파형들은 모두 지수함수이기 때문에 최대값과 최소값인 5와 0에 무한대로 시간이 흘러도 근접할 뿐 그 값이 되지 않는다. 그래서 지수함수가 5로 근접할 때 최대값을 4.99V로 잡고 계산하였고 최소값인 0으로 근접할 때는 0.01V로 가정하고 계산하였다. 그리고 case 4를 제외한 case 1,2,3번은 처음의 주기와 같은 파형이 다음주기에도 연속적으로 그려지기 때문에 처음 주기만 계산하였다.□ case 1 : PW=10ms, PER=20ms⇒ ① :⇒ ② :□ case 2 : PW=10ms, PER=10.1ms⇒ ① :②번의 경우 t=0.1ms만큼 감소했으므로 Vc(0.0001)을 계산하면⇒ ② :③번의 경우 Vc(0.0001)=4.52419에서 다시 상승하기 때문에 처음에 결정했던 A 값을 다시 구해야 한다.⇒ ③ :라는 새로운 함수가 나오고 다시 이 함수가 최대값인 4.99V에 접근하였을 때의 t를 구하면□ case 3 : PW=0.1ms, PER=10.1ms①번의 경우 t=0.1ms일 때의 Vc(t) 값을 알면 되므로⇒ ① :②번의 경우 Vc(0.0001)=0.47581라는 초기값을 가지는 함수가 되므로 처음에 결정했던 A 값을 다시 구해야 한다.⇒ ② :라는 새로운 함수가 나오고 다시 이 함수가 최소값인 0.01V에 접근하였을 때의 t를 구하면□ case 4 : PW=0.1ms, PER=0.2ms①번의 경우 t=0.1ms일 때의 Vc(t) 값을 알면 되므로⇒ ① :②번의 경우 Vc(0.0001)=0.48[V]라는 초기값을 가지는 함수가 되므로 처음에 결정했던 A 값을 다시 구해야 한다.⇒ ② :③번의 경우도 초기값이 바뀌기 때문에 A값을 다시 결정하면⇒ ③ :④번의 경우도 초기값 0.86V에서의 A를 구하면⇒ ④ :⑤번의 경우도 초기값이 바뀌기 때문에 A값을 다시 결정하면⇒ ③ :⑥번의 경우도 초기값 1.18V에서의 A를 구하면⇒ ④ :3. 제작 및 시험Case 1 PE=10ms, PER=20ms회로도주기결과분석회로방정식을 구하고 그 솔루션으로 파형을 그린 것과 같이 결과치가 나왔다.약 6ms 지점에서 최고점인 5V가 나왔고 16ms에서 최저점인 0V가 나왔다. 지수함수 이기 때문에 그 근처까지 갔다고 예상했는데 실제 확대해서 보니 같은 결과가 나왔다. 1주기는 20ms이고 진폭의 넓이는 10ms이기 때문에 최고점이 되는 시간과 최저점이 되는 시간이 같게 나왔다. 5주기 동안 측정하기 위해 1주기 20ms 즉 100ms까지 측정하였다.Case 2 PE=10ms, PER=10.1ms회로도주기결과분석PW=10ms, PER=10.1ms로 두고 결과를 출력하였다. 실제 이론상에서는 V1(입력전압)는 구형파 이기 때문에 PW 10ms동안 5V가 유지되어야 하고 10ms부터 10.1ms까지는 0V로 유지된다고 하였는데 위의 결과를 보면 0V로 떨어지기 전에 다시 5V로 올라가는 것을 확인할 수 있다. 이유는 pspice가 그런 0.1ms까지 세세하게 보여주기에는 주기가 너무 길기 때문이라고 생각한다. 그리고 커패시터의 전압이 0V로 떨어지기 전에 다시 증가하는 것을 볼 수 있는데 저항에 다 소모하기 위한 시간에 비해 0.1ms는 너무 작기 때문에 다 소비하기 전에 다시 5V의 전압으로 충전되기 때문이다. 그 전압값에서 다시 5V로 충전되는 시간은 얼마 안걸리기 때문에 금방 충전이 된 steady-state 상태를 볼 수 있다.Case 3 PE=0. 1ms, PER=10.1ms회로도주기결과분석입력전압의 경우 Time Delay를 0으로 두었기 때문에 구형파라고 예상했는데 Time Delay가 약간 생겨 위와 같은 파형을 볼 수 있다. 역시 pspice가 너무 긴 주기로 모든 파형을 다 보여주기에는 약간의 무리가 있는 것 같다. 하지만 예상밖의 출력파형이 나왔는데 초기에 예상하기로는 출력전압의 최대치가 0.48V였는데 실제 출력파형을 보니 2.0V가까이 나왔다. 원인은 Frequency domain이라고 생각된다. 저항과는 다르게 커패시터와 인덕터의 경우 임피던스가 주파수에 따라 바뀌게 된다. 그러므로 같은 입력신호라도 크기 및 위상이 바뀔 수 있다. 그래서 위와 같은 파형이 나온 것이다. 주기는 주파수의 역수와 같으므로 주기를 늘리게 되면 주파수가 줄어들고 주기를 줄이면 주파수가 늘어난다. 그러므로 주기에 따라 역시 진폭과 위상이 바뀐다.주파수 변화에 따른 Impedance의 변화는 아래와 같다.Case 4 PE=0.1ms, PER=0.2ms회로도주기결과분석출력파형이 단계적으로 커지는 것을 확인 할 수 있다. 같은 시간대에서 충전되는 전압은 소모되는 전압보다 크고 소모되는 시간도 매우 작기 때문에 커패시터는 점점 충전을 하게 되어 출력전압이 위와 같이 점점 커지게 된다. 20주기동안 수행되는 파형을 보기 위해서 4.0ms까지 출력이 되게 하였고 충전된 전압에서 다시 함수가 시작되기 때문에 각 전압이 상승하는 구간은 초기값을 새로 계산해 주어 함수를 새로 정의하였다.이것 역시 주기로 인해 진폭이 조금 다르게 나왔는데 역시 원인은 case 3과 같다.□ Pspice 과제 21. 목표설정⇒ Motion sensor가 alarm 회로에 연결된 시스템에서 motion sensor로부터의 신화 3초 이상 지속되어야만 alarm 회로가 동작하도록 motion sensor와 alarm 회로 사이에 추가시킬 회로를 설계하고 pspice를 사용해서 동작을 검증한다.2. 분석 및 합성주어진 조건과 같이 움직임을 감지하지 않는 상태에서는 등가전압 4V, 등가저항 5kΩ의 Thevenin 등가회로와 동일한 동작을 수행하고 움직임을 감지한 경우에는 등가전압 0V, 등가저항 5kΩ의 Thevenin 등가회로와 동일한 동작을 하기 때문에 구형파로 입력전압을 주고 0V로 떨어지는 순간을 모니터가 움직임을 감지한 상태라고 가정하였다. 그리고 Alarm회로의 경우 2V이상의 전압이 가해질 때는 동작하지 않고 2V아래의 전압이 감지해야 동작하는 것을 생각하여 3초 이상 움직임이 지속되어 motion sensor로부터 Alarm까지의 전압이 3초 가 지나면 2V 아래로 떨어지도록 회로를 설계하였다. 여기서 초기 조건은 이 회로가 오래전에 만들어져 있어서 이미 커패시터는 충분히 충전되어 있는 상태이다.우선 회로가 만들어지고 난 뒤 오랜시간이 흘러 커패시터가 충분히 충전되었다고 가정하였을 경우 커패시터는 open circuit이 된다.그리고 난 뒤 커패시터양단에 걸리는 전압은 20k의 저항에 걸리는 전압과 같으므로[ 신호를 받기 전 회로도 ]이다. 즉 커패시터가 충전할 수 있는 최대 전압은 3.2V이고 시간히 무한히 흘렀기 때문에Vc(t)는 steady-state 상태이다.그리고 신호를 감지했을 경우 입력전압 V1은 0V가 되고 커패시터 가 저항으로 인해 전기 에너지를 소비하는데 motion sensor가 3초 이상 지속되어야만 alarm회로가 작동하도록 만들어야 하므로 전압이 떨어지다가 3초가 되었을 때 2V가 나오도록 설계를 하였다.

공학/기술| 2009.12.23| 20페이지| 1,000원| 조회(346)

회로이론, pspice, simulation, Alarm, Motion sens..

미리보기

닫기