*홍* 스토어

*홍*

개인인증

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

11개
전체 판매량

131개
최근 3개월 판매량

0개
자료후기 점수

평균D
자료문의 응답률

-

전체자료 11개

C언어 자료구조 MST, Cycle, Shortest Path 빠른길 찾기

1. Map이번 프로그램에 사용되는 Map은 팀원들의 집이 모두 나타내어지는 중구의 Map이다.각 건물들을 노드로 지정하고 노드들의 거리를 엣지로 표현하여 나타내었다.노드는 모두 78개 이며, 각 엣지는 129개로 표현되어진다.( 이 지도의 C프로그램 그래프는 무방향 그래프이고 인접리스트로 표현했다. )2. 마일리지 차트지도에서 각 노드끼리 연결된 엣지들의 거리들을 정리해둔 차트이다.이 차트를 이용해서 C프로그램에 TEXT파일 형식으로 입력을 받아 그래프를 구성하고입력 받은 마일리지 차트를 기초로 해서 그래프를 인접리스트 형태로 프로그램을 구현하기 위해 필요한 차트이다 ( 자세한 내용은 엑셀파일을 참조 )

공학/기술| 2013.06.09| 14페이지| 3,000원| 조회(610)

C언어, 자료구조, MST, shortest path, Cycle, 빠른길 찾기

미리보기

닫기
C언어 자료구조 후위연산

주제: Stack Manipulation; Evaluation of integer expressions 샘플 출력: 입력 스트링: 8+3*5/(4-2)%6+29$ Postfix 형태: 8 3 5 * 4 2 - / 6 % + 29 + 계산 결과: 38 END-OF-INPUT 이번 프로그래밍 프로젝트는 STACK을 이용하여, 중위연산자를 입력받은 후 후위연산자로 변환시켜 계산결과를 얻어내는 목적이 있습니다.입력 스트링: 8+3*5/(4-2)%6+29$

공학/기술| 2013.06.09| 2페이지| 1,500원| 조회(167)

C언어, 자료구조, 연산자, 중위, 후위

미리보기

닫기
디지털시스템) Verilog를 이용한 Single cycle 구현

module top (clk,res,x);input clk,res,x;wire [31:0]instruction,Read_data1,Read_data2,ALU_result,ReadData;wire [31:0]Branch_result,Jump_address,add_out,pc_out,ALUSrc_out;wire [31:0]shift_out1,MemtoReg_out,shift_out2,sign_outALUSrc_out,sign_out,Jump_out,Branch_out;wire RegWrite,RegDst,ALUSrc,zero,MemWrite,MemRead,MemtoReg,Branch,Jump;wire Carry;wire [4:0]RegDst_out;wire [3:0]ALU_control_lines;wire [1:0]ALUOp;PC p0(clk,x,res,Jump_out,pc_out);Add a0(pc_out,32'h00000004,add_out);Instruction_memory im0(pc_out, instruction);Register r1(clk,instruction[25:21],instruction[20:16],RegDst_out,MemtoReg_out,RegWrite,Read_data1,Read_data2);Mux2 m1(instruction[20:16],instruction[15:11],RegDst,RegDst_out);ALU32 alu1(Read_data1,ALUSrc_out,ALU_control_lines,ALU_result,zero);Mux32 m2(Read_data2,sign_out,ALUSrc,ALUSrc_out);Sign_extend s1(instruction[15:0],sign_out);data_memory d1(clk,ALU_result,Read_data2,ReadData,MemWrite,MemRead);Mux32 m3(ALU_result,ReadData,MemtoReg,MemtoReg_out);Control_Unit c1(instruction[31:26],zero,RegDst,ALUSrc,MemtoReg,RegWrite,MemRead,MemWrite,Branch,ALUOp,Jump);ALU_Control c2(ALUOp,instruction[5:0],ALU_control_lines);Shift_left sl1(sign_out,shift_out1);Add a1(add_out,shift_out1,Branch_result);Mux32 m4(add_out,Branch_result,Branch,Branch_out);Mux32 m5(Branch_out,Jump_address,Jump,Jump_out);Shift_left sl2(instruction,shift_out2);assign Jump_address[31:28] = add_out[31:28];assign Jump_address[27:0] = shift_out2[27:0];endmodule

프로그램소스| 2013.06.09| 2,000원| 조회(161)

verilog, 디지털시스템, Singlecycle

미리보기

닫기
논리회로) 2‘s Complement Numbers를 이용한 Signed 4-Bit 병렬 가/감산기 (Pro_VSM 시뮬, 진리표, 실험사진)

1. 실험 제목 : 2‘s Complement Numbers를 이용한 Signed 4-Bit 병렬 가/감산기2. 실험 목적 - 2‘s Complement Numbers를 이용한 Signed 4-Bit 병렬 가/감산기를 직접 설계한다.3. 실험 내용 Select Bit가 0일 때 가산기, 1일 때 감산기로 동작하는 가/감산기를 설계한다. 가/감산 연산은 2‘s Complement Numbers를 사용한다. 가/감산기는 전체 9개의 Input(A[3:0], B[3:0], Select)와 5개의 Output(S[3:0], Overflow)를 가진다. 최상위 bit는 부호를 표시한다. (아래 그림에서 입력 : A3 와 B3, 출력: S3) 가/감산 연산을 할 때 Overflow가 발생하면 그림에서 Overflow 출력이 1이 되는 Overflow 검출기도 함께 설계한다.

공학/기술| 2013.06.09| 1페이지| 1,000원| 조회(375)

시뮬레이션, 논리회로, Pro VSM, 2‘s Complement Numbe

미리보기

닫기
논리회로) 자판기를 제어하는 조합 논리회로설계 (Pro_VSM 시뮬, 진리표, 실험사진)

1. 실험 제목 : 자판기를 제어하는 조합 논리회로설계2. 실험 목적 : 조합 논리회로를 이용해서 음료수 자판기를 직접 설계한다.3. 실험 내용 600원 짜리와 700원 짜리 음료수를 판매하는 자판기이다. 이 자판기는 100원 짜리 동전 7개와 500원 짜리 동전 1개를 각각 입력 받을 수 있다. 최대 1200원의 돈을 입력받을 수 있다. 만약 거스름돈이 발생할 경우에는 거스름돈을 100원 짜리 동전으로 반환하게 되는데 입력한 금액과 선택한 상품에 따라 잔돈은 1개에서 6개까지 반환될 수 있다.※ 단, 입력한 동전의 금액이 음료수의 값 보다 작을 때에는 음료수를 선택할 수 없으며 반환되는 거스름돈도 없다고 가정한다.

공학/기술| 2013.06.09| 1페이지| 1,500원| 조회(818)

시뮬레이션, 논리회로, 자판기, ProVSM

미리보기

닫기