아날로그 및 디지털 회로설계 실습실습 10. 7-segment/Decoder 회로 설계소속담당교수수업 시간조번호조원실습 10. 7-segment/Decoder 회로 설계(조:, 실험날짜: 보고서 제출날짜:)요약: 7-segment/Decoder 회로 설계를 통해 7-segment와 Decoder의 동작원리를 이해할 수 있었다. 또, 7-segment의 타입을 구분하여 타입별 특징을 이해할 수 있었고, Decoder 진리표를 작성함과 동시에 Decoder의 입력에 대응하는 출력값의 전압을 측정하여 결과를 확인하였다.1. 서론디코더(Decoder)는 2진부호, BCD부호, 기타 여러 가지 부호들을 부호가 없는 형태로 바꾸는 변환회로이다. 흔히 사용하는 예로는 계산기에 있어서 연산회로로부터 나오는 BCD부호를 발광 Diode를 이용한10개의 수치로 나타내는 수치 디스플레이 장치를 들 수 있다. BCD-to-10진 디코더는 4개의 입력을 사용하고 16가지의 출력 중에서 10가지만 사용해서 BCD부호로 표시된 수치를 십진법으로변화시킨다.7-segment LED는 숫자를 표시하는 7개의 LED와 소수점을 나타내는 1개의 LED로 구성되어 있으며 필요한 LED만 선택적으로 점등하여 원하는 숫자를 나타낸다. 가령, 숫자2를 나타내기 위해서는 A, B, G, E, D로 나타낸 LED를 켜주면 된다.위 그림처럼 7-segment의 type은 공통단자의 특징에 따라 두 가지로 나뉘며, Common cathode type에서는 공통단자에 Low voltage를 연결하고 점등하고자 하는segment에만 High voltage를 연결하여 선택적으로 LED를 점등한다. 반대로, common anode type 에서는 공통단자에 High voltage를 연결하고 점등하고자 하는 segment에만 Low voltage를 연결하여 선택적으로 LED를 점등한다. 이 실험에서 7-segment의 동작을 통해 type을 확인해보고, 그type의 특징을 이해할 수있다.2. 실험결과2.1 7-segment 특성 확인주어진 7-segment의 Type을 확인하고 Type의 특징을 알아본다.>> 원하는 다이오드를 점등시키기위해 decoder의 출력핀에 Low voltage를 인가 하여야 하므로 Common Anode type이다. Common Anode type은 공통단자에 VCC를 인가하고 a~g단자에 원하는 LED를 점등시키기위해 낮은 전압을 인가하면전류가 다이오드를 흐르게 되면서 점등하게 되는 특징을 가지고 있다.2.2 7-segment 구동 회로 설계설계실습계획서 10-3-3에서 그린 7-segment 구동 회로에 토글 스위치를 추가하여 설계한다. 10가지 다른 입력값에 대해 구현된 회로의 입력 단자와 출력단자의 전압을 측정하여 토글 스위치 값과 일치하는지 확인하여라.0~9까지의 십진수 출력을 보여주고 있다.>> 7-segment에 10진수 숫자인 ’1’이 출력되었을 때 Decoder의 출력이 a~g에서 b, c 만 Low값이 나오도록 하였고, 이 때 전압을 측정하였다. b, c는 Low값을 출력하였기 때문에 b, c에 해당하는 세그먼트의 LED가 ON 되어 다이오드의 문턱전압만큼 전압강하가 일어나는 모습을 사진을 통해 확인할 수 있다. 반면, b, c를 제외한 출력 노드에는 High 값이 인가되므로 세그먼트의 다이오드에는 역방향 전압이 걸리므로 출력 노드에는 전압 강하가 일어나지 않는 모습을 볼 수 있다.3. 결론이번 실험의 목적은 7-segment의 type을 구분하고, Decoder를 이용한 구동회로를 설계함으로써 그 동작을 이해하는 것이 목적이다. 먼저 Decoder에 4비트 입력이 주어졌을 때 적절한 조합논리회로를 거쳐 출력값들을 제공한다. 또, 이들은 7-segment의 입력단자에 입력값으로 이용되어 LED를 통해 10진수 숫자를 표현하게 된다. 7-segment는 common cathode와 common anode type으로 구분되고 공통단자에 GND를 연결하고 입력단자에 High값을 인가하였을 때 점등되면 common cathode, VCC를 인가하고 입력단자에 Low값을 인가하였을 때 점등되면 common anode type이다. 본 실험에서는 common anode type을 사용하였고, 입력단자에 Low값을 인가하였을 때 약3.09V로 전압강하가 일어나는 결과를 얻을 수 있었다, 더불어, 7-segment의 동작을 이해할 수 있었다.
아날로그 및 디지털 회로설계 실습실습 6. 위상 제어 루프(PLL)소속담당교수수업 시간조번호조원실습 6. 위상 제어 루프(PLL)(조: 실험날짜: 보고서 제출날짜:)요약: 위상 제어 루프 회로를 구성하여 주파수 동기화의 원리를 이해하여 주파수를 변화시켜가며 동작주파수 대역을 확인하고, VCO에 포함된 커패시터의 용량을 변화시켜가며 동작 주파수를 확인하였다.1. 서론위상 제어 루프(PLL)는 출력신호의 위상을 입력 신호의 위상에 고정하여 출력주파수와 입력신호의 주파수로 고정되게 하는 것이다. 자세한 동작원리는 다음과 같다. 전압제어 발진기의 출력과 기준 신호가 위상 검출기에 인가되면 위상 차이에 해당되는 파형이 루프 필터에 인가된다. 루프필터는 저 대역 통과 필터이므로 위상 검출기의 저주파 성분, 즉 평균 전압만을 발진기의 입력으로 되돌리게 된다. 발진기의 출력과 기준 신호의 주파수가 다르다면 두 신호의 위상이 다르게 되므로 위상 검출기의 출력 파형은 계속 변하게 되고 이에 따라서 출력 전압도 천천히 변하게 된다. 발진기의 출력과 기준 파형의 주파수가 같아진다면, 위상 검출기의 파형은 일정한 형태를 가지게 되고 루프 필터를 통과한 전압도 고정되어 위상이 고정된다. 아래 회로에서 사용된 인버터는 발진기의 출력파형을 위상 검출기에 사용된 XOR Logic의 동작 전압 (High 5V, Low 0V)로 맞추기 위한 버퍼로 사용된다.2. 실험결과2.1 위상제어 루프의 설계그림 6-2의 위상 제어 루프를 구성한다. (Op amp의 동작전원은 ±5V이고, Logic gate의 동작전원은 5V & GND이다.) 입력단에 기준신호(Frequency: 5kHz, Amplitude : 0~5V. Function : Rectangular)를 인가하여 그 출력을 제출한다.>> 위 사진에서 볼 수 있듯, 입력단에 기준신호의 주파수를 5kHz로 인가하였을 때 출력신호의 주파수는 약 15kHz로 입력신호와 같지 않다. 위상 고정이 일어나지 않았음을 확인할 수 있다. 이는 입력신호의 주파수가 회로의 동작주파수 대역에 존재하지 않다는 것을 의미한다.2.2 설계한 위상제어루프의 범위(A) 설계한 위상 제어 루프의 입력단의 주파수를 10Hz부터 50kHz까지 변화시켜 동작 주파수의 범위를 측정한다.>> 15kHz부근에서 위상이 고정된 것을 확인하였다. 아래 사진 3을 보면, 위상이 바뀌는 것을 확인할 수 있고, 입력 주파수와 출력 주파수가 다르다.한편, 신호발생기의 출력 주파수를 15kHz부터 0.1kHz씩 증가시키면, 16.2kHz까지 위상이 고정되고, 입력 주파수와 출력주파수가 같아지는 것을 확인할 수 있다. 즉 동작 주파수 대역은 대략 15k~16.2kHz이다.(B) 동작 범위내의 입력 신호와 출력신호를 같이 보이도록 Oscilloscope를 조절하여 그 파형을 제출한다.(C) VCO에 포함된 커패시터를 10nF, 100nF, 1uF으로 바꾸면서 각 커패시터 값에 따른 위상제어루프의 동작 주파수 범위를 측정하고 결과 파형을 확인하라.-100nF:>> VCO에 포함된 커패시터의 용량이 100nF일 때의 출력주파수를 확인해보면, 대략 8kHz부근에서 위상고정이 일어나는 것을 볼 수 있는데, 위 사진 6에서 7.9kHz에서 위상이 바뀌는 모습을 확인할 수 있다. 그리고 사진 7에서 입력 신호의 주파수가 8kHz일 때 위상고정이 일어나서 입력 주파수와 출력주파수가 같아지는 결과를 확인할 수 있다. 한편 8kHz에서 0.1kHz씩 주파수를 증가시켰을 때, 사진 8에서 확인할 수 있는 것처럼10.3kHz까지 위상고정이 일어나고 사진 9에서와 같이 10.4kHz가 되었을 때 위상 고정이 풀리는 것을 확인할 수 있다. 따라서, 100nF일 때의 동작 주파수 대역은 대략 8k~10.3kHz 라는 것을 도출해낼 수 있다.-1uF:>> VCO에 포함된 커패시터의 용량이 1uF일 때의 출력주파수를 확인해보면, 대략 600Hz부근에서 위상고정이 일어나는 것을 볼 수 있는데, 위 사진 11에서 500Hz에서 위상이 바뀌는 모습을 확인할 수 있다. 그리고 사진 12에서 입력 신호의 주파수가 600Hz일 때 위상 고정이 일어나서 출력주파수가599.5Hz로 입력주파수와 같아지는 결과를 확인할 수 있다. 한편 600Hz에서 0.1kHz씩 주파수를 증가시켰을 때, 사진 12에서 확인할 수 있는 것처럼2kHz까지 위상고정이 일어나고 사진 13과 같이 2.1kHz가 되었을 때 위상 고정이 풀리는 것을 확인할 수 있다. 따라서, 1uF일 때의 동작 주파수 대역은 대략 0.6k~2kHz 라는 것을 도출해낼 수 있다.3. 결론위상 제어 루프 회로는 입력 신호를 XOR논리 게이트를 이용한 비교기를 통해 출력신호와의 차이를 출력하고, 루프필터를 통해 직류전압에 가깝게 만들어준다. 그리고 가변 발진기에 입력하여 전압을 제어한다. 결과적으로 동작 주파수 범위내에서 위상을 고정시키는 역할을 하게 된다. 위상 제어 루프 회로를 설계 및 구성하고, 동작 시켜 결과를 오실로스코프를 통해 확인하였다. 주파수를 변화시킴에 따라 위상이 고정되는 결과를 확인하였고, 더불어 VCO에 포함되는 Cap.의 용량을 변화시켜 가며 다양한 동작 범위를 얻어냈다.
아날로그 및 디지털 회로설계 실습예비보고서(실습 4. 신호발생기)소속담당교수수업 시간조번호조원실습 4. 신호발생기4-1. 실습목적Wien bridge RC 발진기를 이용하여 신호 발생기를 설계, 제작, 측정하며 그 동작을 확인한다.4-2. 실습 준비물부품사용장비Op amp. (UA741CN): 1개오실로스코프(Oscilloscope): 1대다이오드 1N4001: 2개브레드보드 (Bread board): 1개가변저항 10KΩ: 6개파워서플라이 (Power supply): 1대커패시터 100nF, ceramic disk: 2개점퍼선: 다수4-3. 설계실습 계획서4-3-1. 신호발생기 설계(A) 그림 4-1에 주어진 Wien bridge 회로에서 V+와 V-의 관계식을 구하시오. 이 관계식을 이용하여 1.63 kHz에서 발진하는 Wien bridge 회로를 설계 하시오.그림 4-1 Wien bridge Oscillator 회로도저항 R과 커패시터 C의 병렬연결 합성임피던스는R과 C의 직렬연결 합성 임피던스는따라서 는 의 전압 분배로 나타내면,이고, 발진은 위상이 0인 경우에 발생하므로이다. 또한, Negative feedback에서는 이론적으로 이상적인 연산증폭기를 가정하면 입력단자에서 가상단락회로를 구성하므로 임을 이용하여 이득을 구하고 여기서, 발진 주파수에서 감쇠값은 1/3이므로 이득은 3을 가져야만 한다.이므로 저항값을 아래와 같이 설정하였다.(B) 발진 주파수 1.63 KHz에서 Loop gain Avβ=1을 갖기 위한 증폭기 이득 Av를 구한다.발진 주파수에서 감쇠값은 1/3이므로 이득은 3을 가져야만 한다.4-3-2. Wien bridge Oscillator 설계(A) 발진 조건을 만족하는 R1, R2값과 함께, Wien bridge oscillator를 설계하시오. Simulator의 Time-domain에서 출력 파형을 확인하며, FFT plot을 통해 발진 주파수를 확인하시오. 출력 파형은 계획서와 함께 제출하시오.로 설계하였을 때 출력결과가 설계의도와 맞지 않았다. 출력전압이 ±15 V에서 왜곡되는 정현파를 기대했지만, peak값이 약 로 0에 가까운 전압이 출력되었다. 또한, 주파수 영역에서 발진주파수를 확인한 결과 0Hz에서 peak를 찍은 후 0V를 유지하는 것을 확인할 수 있다.위의 결과로 인해 이득을 증가시키기 위해 저항값을 로 살짝 증가시켰다.그 결과 의 peak-to-peak값을 가진 왜곡된 파형을 확인할 수 있다. 또한 주파수 영역에서 발진주파수 근처인 1.55kHz에서 dirac-delta 함수 형태의 출력을 확인할 수 있다. 처음 저항값으로 설계했을 때 기대했던 출력이 나오지 않았던 것은 소자의 오차값의 존재 때문으로 예상된다.(B) 그림 4-2와 같이 다이오드를 사용하여 Wien bridge oscillator를 안정화하는 회로를 설계, Simulator의 결과를 제출한다. 또한 출력을 안정화하는데 다이오드가 어떤 역할을 하는지 구체적으로 서술한다.그림 4-2 안정화된 Wien bridge oscillator 회로도가변저항값이 일때의 출력전압은 로 왜곡된 출력파형을 가지게 된다. 그리고 주파수 영역에서의 dirac-delta 함수도 발진 주파수인 1.6kHz근처에서 peak값을 가지게 된다는 것도 확인할 수 있다. 다이오드역할은 대신호에서는 소신호보다 크기가 더 크기 때문에 두 개의 다이오드 중 하나가 Forward Bias 되어 Feedback 저항과 OP amp의 이득을 감소시키고, 소신호에서의 이득은 다이오드에 영향을 받지 않게 된다. 따라서, 전체 이득이 소신호에서는 1보다 크게, 대신호에서는1보다 작거나 이에 근사한 값을 갖도록 이득 값을 조정함으로써 왜곡된 파형을 안정화시킬 수 있다.
실습 10. 7-segment_Decoder 회로 설계
평가A+최고예요
