전자 스토어

전자

개인인증

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

4개
전체 판매량

75개
최근 3개월 판매량

0개
자료후기 점수

평균A+
자료문의 응답률

-

전체자료 4개

전력증폭기 설계 실험 결과리포트, Class A,B,AB 증폭기

아날로그 설계 및 실험결과보고서10장-전력증폭기의 설계 및 실험10장-전력증폭기의 설계 및 실험Class A 증폭기[그림10.5]와 같이 Class A 증폭기 회로를 구성하고, 함수발생기를 이용하여 이고 주파수가 1kHz인 정현파를 인가하여 출력 신호를 확인하고 입출력 파형을 비교하라.공간이 부족하여 입출력 그래프는 다음장에 도시하였습니다.출력이 입력에 비해 작은 값으로 나오며, 이는 Emitter follower의 특성을 왜곡없이 그대로 전달하고 있다고 봐도 무방합니다.Emitter단에 흐르는 전류정현파의 주파수를 조절하면서 스피커를 통해 출력되는 소리가 변화하는지 확인하라.Ac Sweep 기능을 활용하여, 주파수변동에서의 출력 값 변동을 관찰 한 결과, Cut-off frequency가 시작되는 지점인 저주파수(200hz) 대역에서의 소리는 작아지지만, 주파수역대가 커질수록 스피커를 통한 소리의 출력이 증가함을 알 수 있습니다.오디오 입력단자를 이용하여 mp3 플레이어를 연결한 후 음악이 출력되는지 확인하라.입력단자 소자가 없습니다. 이 경우 회로 자체가 정격전력에 맞지 않기 때문에 동작이 되지 않을 것입니다.전력 효율을 측정하고, 이론치와 비교하라.측정한 전력 효율은 다음과 같습니다. 의 공식을 사용,이론 값= 0.8% ()전력효율이 매우 낮은 이유는 이며, 이기 때문입니다. 증폭기의 성능에 별다른 조건이 없어서 이런 방식으로 설계하였습니다.측정 값= = 0.6%실제로 시뮬레이션 할 시 예상한 값 보다 전력효율이 낮게 나오게 됩니다.Class B 증폭기[그림10.5]와 같이 Class B 증폭기 회로를 구성하고, 함수발생기를 이용하여 이고 주파수가 1kHz인 정현파를 인가하여 출력 신호를 확인하고 입출력 파형을 비교하라.입력신호출력신호출력신호는 두 BJT가 전부 OFF되는 시점으로 인해서 Crossover Distortion이 일어나게 되어, -0.5

공학/기술| 2020.07.09| 12페이지| 1,000원| 조회(465)

전력증폭기, b, class a, Class A증폭기, Class amp, AB증..

미리보기

닫기
BJT 다단증폭기의 설계 및 실험 평가A+최고예요

아날로그 설계 및 실험결과보고서BJT 다단증폭기의 설계 및 실험8장-BJT 다단증폭기의 설계 및 실험결합 커패시터가 있는 2단 증폭기[그림8.3]와 같이 2단 증폭기 회로를 구성하고, 함수발생기를 이용하여 이고 주파수가 10kHz인 정현파를 인가하여 출력 신호를 확인하고 이득을 구하라.공간이 부족하여 입출력 그래프는 다음장에 도시하였습니다.입력신호 값출력신호 값전압 증폭률 = 900배, 총 스윙범위는 이므로Swing 폭 범위의 이론 값은 이며,Simulation과정에서 일어난 실험 값의 범위는 다음과 같습니다. 따라서 증폭률을 만족하는 설계임을 알 수 있습니다.이득 값 = 901.34출력 파형을 아래 그래프에 그리고 PSPICE 시뮬레이션 결과와 비교하라.과 의 크기와 2단 증폭기의 전압 이득의 관계에 대해 설명하라.1단 증폭기의 전압이득식은 다음과 같습니다.이때, 으로 결정지어지게 됩니다. 즉 과 는 클수록 전압이득에 악영향을 끼치지 않게 됩니다. (과 가 무한대로 가면,은 증가하므로, 전체적인 전압이득의 분자항이 증가하기 때문)따라서 와 는 큰 값일수록 회로의 AC신호 전압 이득의 증가를 일으키게 됩니다.전류 mirror를 사용한 증폭기 회로의 특징에 대해 설명하라.Biasing 된 BJT의 전압이득이 공정 혹은 다른 외부요인에 의한 오차로 변경되더라도, 일정한 전류를 유지하기 때문에, 전류변동으로 인한 DC Bias값이 변하지 않아 설계하기가 편리합니다. 하지만 BJT의 경우 mirror단에 연결된 BJT가 많아질수록 Current mirror값이 Base전류에 의해 변동되기 때문에 Feedback loop를 활용하는 등의 별다른 조치가 필요합니다.2단 증폭기의 주파수 특성을 측정하여 아래의 Bode선도에 그리고, PSpice의 결과와 수식으로 유도한 계산결과를 비교하고, 차이가 발생하면 발생하는 원인을 찾아라.입력전압의 최대,최소치가 , 전압 증폭률이 900배 이므로, 전압이득은 4.5V가 나와야 하며, 이때의 3db대역폭에서의 전압은 가 되며, (절점 주파수는 10Hz로 정합니다.)(1Hz)가 주요한 3dB주파수역대를 정하게 하기 위해서 다른 cap의 극점주파수를 5~10배 낮은 주파수로 정합니다,AC Sweep 상의 Low cut-off frequency는 13.815Hz로 오차가 발생하였는데, 이는 값을 고려해주지 않았기 때문에 발생하는 오차라고 생각합니다. 회로상에서 의 값이 비교적 크기 때문에 저항성분이 병렬계산 되어져야 합니다. 하지만 는 결국 에 의한 영향이 최소화되어 지기 때문에 따로 고려를 하지는 않았습니다.결합 커패시터가 없는 2단 증폭기[그림8.4]와 같이 2단 증폭기 회로를 구성하고, 함수발생기를 이용하여 이고 주파수가 10kHz인 정현파를 인가하여 출력 신호를 확인하고 이득을 구하라.입력신호출력신호전압 증폭률 = 100배, 이므로증폭된 Output 신호의 Swing 폭 범위 이며, Simulation 과정에서 일어난 범위는 다음과 같습니다. 따라서 증폭률을 만족하는 설계임을 알 수 있습니다. 여기서 의 오차 값은 BJT Current mirror에 관한 오차로써, 동작에 큰 영향을 주지 않는 값입니다.이득 값= 99.83출력 파형을 아래 그래프에 그리고 PSPICE 시뮬레이션 결과와 비교하라.2단 증폭기의 주파수 특성을 측정하여 아래의 Bode선도에 그리고, PSpice의 결과와 수식으로 유도한 계산결과를 비교하고, 차이가 발생하면 발생하는 원인을 찾아라.입력전압의 최대,최소치가 , 전압 증폭률이 100배 이므로, 전압이득은 0.5V가 나와야 하며, 이때의 3db대역폭에서의 전압은 가 되며, (절점 주파수는 10Hz로 정합니다.)(1Hz)가 주요한 3dB주파수역대를 정하게 하기 위해서 다른 cap의 극점주파수를 5~10배 낮은 주파수로 정합니다,AC Sweep 상의 Low cut-off frequency는 14.156Hz로 약 4.156Hz오차가 발생하였는데, 이 역시 첫번째 실험과 마찬가지로 값을 고려해주지 않았기 때문에 발생하는 오차라고 생각합니다. 회로상에서 의 값이 비교적 크기 때문에 저항성분이 병렬계산 되어져야 합니다. 하지만 는 결국 에 의한 영향이 최소화되어 지기 때문에 따로 고려를 하지는 않았습니다. 하지만 이는 cap을 하나 더 적게 사용함으로 인해서 회로설계 시 간편함을 가져올 수 있었습니다.CE-CB 병렬 2단 증폭기[그림8.5]의 회로를 구성하고 주파수 특성을 구하고 다음 그래프에 Bode선도를 그려라. (단 모든 커패시터는 로 설계하라.)(10uf, )을 제외한 예비보고서의 설계회로도와 파형은 다음과 같습니다.(목표 이득 설계 값 = 9*3 = 27배)3dB주파수=63.337, 이득 값= 26배(10uf, ) 문제를 고려한 설계도는 다음과 같습니다.본 회로는 27배의 증폭률을 가지도록 설계된 CE증폭기입니다. 하지만, 으로 인해서 주파수 응답의 신호이득이 약 3배정도로 떨어지고, 주파수 대역폭 또한 줄어든 모습을 볼 수 있습니다.10kΩ의 신호원 저항을 없애고 바로 연결한 후 주파수특성을 같이 그려서 주파수 특성이 개선되었음을 보여라.을 제거한 뒤의 Frequency 응답 그래프입니다.우선 3dB전압을 구하면, 이며,(문제에서 Cap을 고정해서 쓰기 때문에 절점주파수는 따로 정할 수 없음.)유효한 증폭주파수 대역폭이 약 10kHz~10MHz로 늘어난 것을 볼 수 있습니다. 또한 증폭 값의 계산은 다음과 같습니다.135mv/5mv= 27.4이득 값= 27.4즉, 설계한 27배의 전압 증폭률이 나오게 됩니다[그림8.6(b)]의 회로를 구성하고 주파수 특성을 구하고 다음 그래프에 Bode선도를 그려라. 단 모든 커패시터는 로 설계하라.10kΩ의 신호원 저항을 없애고 바로 연결한 후 주파수특성을 같이 그려라.을 제거한 뒤의 Frequency 응답 그래프입니다.우선 3dB전압을 구하면, 이며,(문제에서 Cap을 고정해서 쓰기 때문에 절점주파수는 따로 정할 수 없음.)유효한 증폭주파수 대역폭이 약 10kHz~10MHz로 늘어난 것을 볼 수 있습니다. 또한 증폭 값의 계산은 다음과 같습니다.133mv/5mv= 26.6이득 값= 26.6즉, 설계한 27배에 가까운 26.6배의 전압 증폭률이 나오게 됩니다에서 관찰되는 결과를 분석하라.CE-CB 병렬 2단 증폭기를 사용을 했을 때 CE 1단 증폭기를 사용한 것 보다. 주파수 특성이 좋아졌음을 확인할 수 있습니다. 즉, 비록 전압이득 값은 27배로 귀결되지 않았지만, CE-CB증폭기가 Miller Effect를 어느정도 최소화시켰다는 결과를 보여줍니다. 이는 CE단의 저항의 큰 값을 CE증폭기 자체의 전압이득을 줄임으로써 밀러효과의 영향을 줄이고 CB증폭기의 베이스 단자를 ac-ground 시킴으로써 밀러효과의 영향을 역시 최소화시키는 회로임을 증명해줍니다.

공학/기술| 2020.07.09| 14페이지| 3,000원| 조회(925)

BJT, 증폭기설계, MOSFET 다단증폭기, BJT2단 증폭기

미리보기

닫기
BJT 1단 증폭기의 설계 및 실험 평가A+최고예요

아날로그 설계 및 실험결과보고서6장-BJT 1단 증폭기의 설계 및 실험6장-BJT 1단 증폭기의 설계 및 실험CE증폭기 실습[그림6.4]와 같이 설계한 CE증폭기 회로를 구성하고, 이고 주파수가 10kHz인 정현파를 인가하여 출력 신호를 확인하고 이득을 구하라. 파형의 왜곡이 최소가 되도록 바이어스를 잘 설정하여야 한다.CE증폭기의 경우에는 sig 저항 50Ω을 넣지 않았는데, 함수발생기 50Ω을 고려할 시에는 전체 저항 값을 10배 높여주면에서 잘 작동하는 것을 확인하였습니다.파형은 밑에 도시하였습니다.입력파형출력파형전압 증폭률 = 90배, 이므로Swing 폭 범위 이며, Simulation 과정에서 일어난 범위는 다음과 같습니다. 따라서 증폭률을 만족하는 설계임을 알 수 있습니다.(전압 이득= - 87.1)출력 파형을 아래 그래프에 그리고 PSPICE 시뮬레이션 결과와 비교하라.과 의 크기와 CE증폭기의 전압 이득의 관계에 대해 설명하라.Base단에 걸리는 전압는 와 의 전압 분배에 대해서 결정되어집니다. 만약 가 와 의 값이 매우 큰 값이라면, 에 걸리는 전압의 합이 상대적으로 적어져서, 큰 신호의 Swing이 일어날 경우 신호의 왜곡이 발생하게 됩니다.또한 와 의 값이 매우 작은 값이라면, 상대적으로 Base단에 흐르는 전류의 양은 많아 질것이고, 이는 Emitter 단의 전류가 의 변화에 민감 해진다는 것을 뜻합니다. 따라서 전압이득은 에 관한 식이 되어 이상적인 증폭 Swing을 만들어 낼 수 없습니다.의 역할에 대해 설명하라.Emitter단의 Capacitor는 Bypass 커패시터로써 AC해석 시에 모든 AC전류를 쪽으로 흐르게 하는 역할을 합니다.과 를 분리해주는 역할을 하게 되는데, 즉 DC에서는 =100Ω, AC에서는 를 동작하지 않는 저항(open)으로 만들어 주어서 =19Ω으로 동작하게 만들어 주는 역할을 함과 동시에 Low cut-off frequency를 결정하는 역할을 하게 됩니다.입력신호의 주파수를 1Hz에서 10MHz까지 증가시키면서 CE증폭기의 주파수 특성을 측정하여 아래의 Bode선도에 그리고, PSpice의 결과와 수식으로 유도한 계산결과를 비교하고, 차이가 발생하면 발생하는 원인을 찾아라.입력전압의 최대,최소치가 , 전압 증폭률이 90배 이므로, 전압이득은 0.9V가 나와야 하며, 이때의 3db대역폭에서의 전압은 가되며, 20Hz이내의 차단주파수를 만족하기 위해 (Cut off frequency=10Hz로 설정합니다.)만약 가 단락이 되어 있다면, (20% 극점 기여 설정)만약 가 단락이 되어 있다면, 이 되게 됩니다.(80% 극점 기여 설정), 로 결정을 하게 되었는데, 계산 과정에서 값의 선정이 datasheet상의 그래프를 보고 결정을 하여야 했기 때문에 일반적인 값 100으로 계산하였습니다. 또한 그럼으로 인해 의 값차이가 반영이 되어, 11Hz가 나오게 되었다고 생각합니다.CB증폭기 실습그림과 같이 CB증폭기 회로를 구성하고, 함수발생기를 이용하여 이고 주파수가 10kHz인 정현파를 인가하여 출력 신호를 확인하고 이득을 구하라.그래프와 이득은 다음장에 도시하였습니다.전압 증폭률 = 45배, 이므로증폭된 Output 신호의 Swing 폭 범위 이며, Simulation 과정에서 일어난 범위는 다음과 같습니다. 따라서, 증폭률을 만족하는 설계임을 알 수 있습니다.(비 반전 증폭기로 작용)(전압 이득= 46)출력 파형을 아래 그래프에 그리고 PSPICE 시뮬레이션 결과와 비교하라.의 크기와 CB증폭기의 전압 이득의 관계에 대해 설명하라.우선 전압 이득의 식을 작성하면 다음과 같습니다.여기서 이 되는데, 이를 풀어 해석하면, 의 값이 매우 커지면 커질수록, 의 왜곡이 줄어든다는 것을 의미합니다. 따라서, 의 값이 커지면 커질수록 의 값 또한 커지게 된다는 것을 의미하며, 이는 이득을 최대화하는 조건이라고 말할 수 있습니다.의 역할에 대해 설명하라.는 우선적으로 AC 신호만을 받아들이고 GND로 흘려주는 Bypass Capacitor로써의 역할을 하며, Base 단에 흐르는 모든 AC전류를 GND에 흘림으로써 에 영향을 주지 못하게 합니다. 즉, 과 를 AC해석 시에 OPEN 으로써 동작하지 않도록 만들어 줍니다. 또한 Low cut-off frequency를 결정하는 역할을 하게 됩니다.입력신호의 주파수를 1Hz에서 10MHz까지 증가시키면서 CE증폭기의 주파수 특성을 측정하여 아래의 Bode선도에 그리고, PSpice의 결과와 수식으로 유도한 계산결과를 비교하고, 차이가 발생하면 발생하는 원인을 찾아라.입력전압의 최대,최소치가 , 전압 증폭률이 45배 이므로, 전압이득은 0.45V가 나와야 하며, 이때의 3db대역폭에서의 전압은 로 20Hz이내의 차단주파수를 만족하기 위해 (Cut off frequency=10Hz로 설정합니다.)만약 가 단락이 되어 있다면, (20%로 설정)만약 가 단락이 되어 있다면, 이 되게 됩니다. (80%로 설정)() ,() 로 결정을 하게 되었는데, 계산 과정에서 값의 선정이 datasheet상의 그래프를 보고 결정을 하여야 했기 때문에 일반적인 값 100으로 계산하여 발생한 오차와, Passive소자들을 상용 값으로 설정하면서 의 값 차이가 반영이 되었다고 생각합니다.CC증폭기(Emitter follower) 실습[그림6.6]과 같이 설계한 CE증폭기 회로를 구성하고, 이고 주파수가 10kHz인 정현파를 인가하여 출력 신호를 확인하고 이득을 구하라.()이득 값 = 0.956출력파형을 아래 그래프에 그리고 Pspice 시뮬레이션 결과와 비교하라.을 변화시키면서 CC증폭기의 전압이득의 변화를 관찰하라.전압 이득(V/V)전압 이득(V/V)51Ω0.93210kΩ0.982100Ω0.95651kΩ0.982510Ω0.977100kΩ0.9831kΩ0.979510 kΩ0.9835.1kΩ0.9821MΩ0.983] 이며, 전압 이득은 이므로 이는 이 커질수록 전압이득 또한 증가한다는 것을 말합니다. 의 존재로 전압이득이 절대로 1이 될 수는 없습니다.입력신호의 주파수를 1Hz에서 10MHz까지 증가시키면서 CE증폭기의 주파수 특성을 측정하여 아래의 Bode선도에 그리고, PSpice의 결과와 수식으로 유도한 계산결과를 비교하고, 차이가 발생하면 발생하는 원인을 찾아라.우선 3dB전압을 구하면, 이며, 20Hz이내의 차단주파수를 만족하기 위해 (Cut off frequency=10Hz로 설정합니다.) 또한 값이 으로 인해 매우 큰 값을 가지므로 의 값을 최대한 키워주어 극점의 영향을 최소화합니다.() ,() -> 로 최대한 낮춰줍니다. 오차의 원인이 발생한 이유는 저항이 일 때의 전압이득은 위의 표를 참고하면, 0.956이 되게 되는데, 이는 이상적인 전압 이득 값이 아니기에 당연히 3dB주파수도 감소할 것입니다. 만약 이러한 전압이득을 고려하여 3dB주파수를 다시한번 구하게 된다면 다음과 같습니다.가 되고, 이미 의 값이 매우 크기 때문에 매우 적은 cut-off frequency를 가지게 됩니다.

공학/기술| 2020.07.01| 12페이지| 1,500원| 조회(763)

BJT, 증폭기설계, BJT1단 증폭기, MOSFET 1단증폭기

미리보기

닫기
다이오드의 응용회로, BJT 바이어스 회로의 셜계 및 실험(Limiting 회로와 Clamping 회로 실습)

아날로그 설계 및 실험결과보고서2장-다이오드의 응용회로 설계 및 실험3장-BJT의 특성분석 및 바이어스 회로의 설계 및 실험2.1 리미터 회로[그림 2.9]의 (a)와(b)같이 회로를 구성하고, 에 10 1KHz의 정현파를 인가하라.회로 -음의 리미터 회로빨간색- 초록색 -회로 -양의 리미터 회로빨간색- 초록색 -오실로스코프의 VOLT/DIV를 2V, SEC/DIV 1ms로 설정하고, CH1으로 를 , CH2로 를 각각 측정하여 같은 그래프에 그려라. 파형 측정 시 오실로스코프의 입력결합방식을 반드시 DC로 설정하고 측정하라.#Pspice로 실험을 하여, 그래프 설정은 2번과 같이 따로 하지 않았으며, R은 상용 값인 1KΩ을 사용하였습니다. 또한 완벽한 Input 값을 위해 함수발생기 저항은 무시하였습니다.(a) 회로 파형 (빨간색- 초록색 -)은 -0.676V로 제한됩니다.(b) 회로 파형 빨간색- 초록색 -은 0.676V로 제한됩니다.[그림 2.9]의 (c)와 (d)같이 회로를 구성하고, 같은 방법으로 파형을 그려라.회로 – 2중 바이어스 리미터 회로빨간색- 초록색 -CURSOR를 이용하여 를 측정한 결과 -0.675~0.676 사이의 값에서만 이 측정되었습니다.(d) 회로 – DC 바이어스 된 양의 리미터 회로빨간색- 초록색 -DC바이어스가 인가되지 않은 양의 리미터 회로보다 약 2V정도의 높은 전압을 가지며 제한되는 것을 볼 수 있습니다.[그림 2.9]의 (e)와 (f)같이 회로를 구성하고, 같은 방법으로 파형을 그려라.(e)회로 – DC 2중 바이어스 리미터 회로빨간색- 초록색 -DC바이어스의 인가로 인해 양의 전압은 3V가 높게, 음의 전압은 2V가 낮게 제한되는 모습을 볼 수 있습니다.(f) 회로 – Zener 다이오드를 이용한 리미터 회로3.3V 기반 Diode 이므로 3.3V가 넘어갈 시 D1의 Break Voltage로 인해 3.3V가 넘어가는 시점에서 다시 낮아지는 시점까지 일정한 전압이 유지되어야 할 것입니다. 이론상으로 은 3.3V+0.7V가 됩니다. 하지만 Zener다이오드전압 3.3V라는 것은 무조건 3.3V가 아니라 적당한 전류조건을 만족할 때이며. 대체로 5~20mA정도로 사용하는데, 이보다 전류가 작아지면, Zener다이오드 전압은 내려가게 될 것입니다. 또한 순방향의 전압 0.7V도 항상 일정한 것이 아니라 전류에 따라 0.5~0.8V까지 하기 변하 때문에 결과값에 차이가 있을 것입니다.빨간색- 초록색 -2.2 Clamping 회로 실습1. [그림 2.10]과 같은 회로를 구성하고 C=0.1uf, R은 10kΩ으로 설정하라.2. 함수발생기를 이용하여 입력전압 에 6, 오프셋 전압 1V인 구형파를 인가하라.빨간색- 초록색 -3. 오실로스코프를 이용하여 CH1로 , CH2로 의 파형을 측정하고 그래프에 그려라.음일 때 0V에 가깝고, 양의 전압일 때 6V의 전압을 가지고 시작하면서 DC LEVEL에 거의 고정되어 있는 모습의 그래프개형이 나옵니다.R=1KΩ, C=0.01uf로 변경하고, 와 를 그래프에 그려라.빨간색- 초록색 -RC값이 줄어들며, 낮은 시정수를 가지고 충분한 충, 방전 시간을 갖지못해 Clamping 회로로써 동작하지 못하는 모습의 그래프를 보여주고 있습니다. 만약 RC값이 크게 설정이 된다면, 일정한 DC LEVEL에 입력의 양의 부분이 고정될 것입니다.3.1 실험에 의한 BJT의 특성 분석BJT로 회로를 구성하고, 를 5V로 고정하고, 를 가변 시키면서 를 측정하고 아래 그래프에 특성곡선을 그려라.Cut off->Saturation Mode 특성을 관측하는 실험.(V)(mA)(V)(mA)0.1 V0 mA0.6 V0mA0.2 V0 mA0.7 V3.77mA0.3 V0 mA0.8 V74.14mA0.4 V0 mA0.9 V283.65mA0.5 V0 mA1.0 V485.76mA아래의 표에 따라 가 일정할 때, 를 가변 시키면서 를 측정하고 아래 그래프에 특성곡선을 그려라.밑에서부터 차례로 일 때를 나타낸 그래프입니다.0.6>일 때 전부 Active Mode동작하므로, 그래프의 가시성을 위해 의 최대값을 1.5V로 설정하여 도시하였습니다.표는 다음장에 첨부하였습니다.=0.6V=0.7V=0.8V=0.9V(V)(mA)(V)(mA)(V)(mA)(V)(mA)0.1V75.56 uA0.1V75.56 uA0.1V18.54 mA0.1V46.6 mA0.3V79.62 uA0.3V3.57 mA0.3V69.26 mA0.3V165.69 mA0.6V79.88 uA0.6V3.59 mA0.6V70.05 mA0.6V267.71 mA0.9V80.13 uA0.9V3.60 mA0.9V70.34 mA0.9V268.78 mA1.2V81.39 uA1.2V3.62 mA1.2V70.62 mA1.2V269.86 mA2.0V81.39 uA2.0V3.66 mA2.0V70.85 mA2.0V270.40 mA4.0V83.54 uA4.0V3.76 mA4.0V73.25 mA4.0V279.98 mA6.0V85.70 uA6.0V3.85 mA6.0V75.18 mA6.0V287.23 mA8.0V87.86 uA8.0V3.94 mA8.0V76.91 mA8.0VmA그림과 같이 BJT바이어스 회로를 구성하고 다음의 표를 완성하라.전압 분배라는 것은 외부 저항 R1 과 R2를 사용하는 것입니다. 저항 R2에 걸리는 전압은 이미터 접합에서의 순방향 바이어스입니다. 저항 R1 과 R2를 잘 선택함에 따라, 트랜지스터의 작동점을 β에 무관하게 만들어질 것입니다. 이 회로에서, 전압 분배기는 베이스 전압을 베이스 전류에 관계없이 고정시키는 역할을 합니다. 하지만 베이스 전압이 고정되어 있어도 컬렉터 전류는 온도 등에 따라 바뀌게 됩니다. 그러므로 Q-point를 안정화시키기 위해 이미터 저항을 추가합니다.( 에 가깝도록 설계를 진행했습니다.Figure SEQ Figure * ARABIC 1. 출처 : https://pdf1.alldatasheet.com/datasheet-pdf/view/36677/ROHM/2N3904.html를 구하기 위한 도표를 참고하여, Current gain을 180이라 어림잡을 시가 되어 이 됩니다.Pspice를 통해 측정값을 계산하면, 다음과 같습니다.V 그래프I 그래프설계값측정값5 V4.99 V4.3 V4.28 V10.7 V10.74 V4.3 mA4.29 mA23.89 uA25.76 uA4.3 mA4.26 mA실제 정확한 값이 아닌, Data sheet의 그래프를 보고 도출한 것이기에의 오차가 발생하였다고 생각합니다. 그 외의 오차는 TR차체의 Turn-on 동작전압의 미세한 차이가 대부분의 적은 오차를 발생시켰다고 생각합니다.

공학/기술| 2020.07.01| 15페이지| 1,500원| 조회(190)

다이오드, 클램핑, BJT특성, 다이오드 응용회로, 바이어스회로, 리미팅회로

미리보기

닫기