*승* 스토어

*승*

개인인증

팔로워1 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

6개
전체 판매량

237개
최근 3개월 판매량

0개
자료후기 점수

평균A+
자료문의 응답률

-

전체자료 6개

전자회로실험) ch.13 공통 게이트 증폭기 예비보고서

3차 예비레포트실험제목- 공통 게이트 증폭기2. 주제나머지 기본 증폭기 구조인 공통 게이트 증폭기에 대한 실험을 진행한다. 공통 게이트 증폭기는 입력 임피던스가 작아 전류를 잘 받아들이는 특성을 지니고 있다. 이 실험에서는 기본적인 증폭기 중에서 공통 게이트 증폭기의 동작 원리를 살펴보고, 증폭기의 전압 이득 및 특성을 실험을 통하여 확인하고자 한다.3. 장비 및 기기dc파워서플라이디지털 멀티미터오실로스코프함수 발생기저항커패시터2n70004. 실험절차(1) 실험회로 1([그림 13-5])에서 VDD 값을 12V, vsig 값을 OV, Vb 값을 6V, VGG 값을 4V 로 두고, RGG 저항값이 2k2인 경우 VO의 DC 값이 6V가 되도록 하는 RD값을 결정한다. 이 경우 MOSFET의 각 단자들의 전압(VD, VG, VS) 및 전류(ID)를 구하고, [표 13-1] 에 기록하시오. 각 단자들의 전압을 바탕으로 MOSFET이 포화영역에서 동작하는지 확인하시오.(2) vsig 값을 OV, VGG 전압을 0V, 12V, 3V-9V 500mV 간격으로 변화시키면서 vo의 DC 전압을 측정하여 [표 13-2]에 기록하고, 입력-출력 전달 특성 곡선을 [그림 13-10]에 그리시오.(3) 포화 영역에서 회로가 동작하는 경우 MOSFET의 트랜스컨덕턴스 gm 값, 출력 저항 ro를 구하여 [표 13-3]에 기록하시오. 이를 이용하여 소신호 등가회로를 그리고, 실험회로 1의 공통 게이트 증폭기 회로의 이론적인 전압 이득을 구하시오.(4) 전압 이득이 최소 10V/V 이상 나오는지 보기 위해 입력에 10kHz의 0.01Vp-p 정현파의 입력 전압을 인가한다. 이때 공통 게이트 증폭기 회로의 입력-출력 전압의 크기를 [표 13-4]에 기록하여 전압 이득을 구하고, 크기와 위상을 고려하여 입력전압(vsig)과 출력 전압의 파형을 캡처하여 [그림 13-11]과 같은 형태로 결과 보고서에 기록하시오.(5) 실험회로 1의 입력 저항과 출력 저항을 직접 측정하여 [표 13-5]에 기록하시오. 입력 저항을 측정하기 위해 입력의 DC 전압을 변화시키면서 입력 쪽에 흘러 들어가는 DC 전류를 측정한다. 출력 저항을 측정하기 위해 입력에 OV를 인가하고, 출력쪽에 DC 전압을 변화시키면서 출력 쪽에 흘러 들어가는 DC 전류를 측정한다.5. 참고자료단계별로 배우는 전자회로실험

공학/기술| 2021.10.26| 4페이지| 1,000원| 조회(369)

피스파이스, 전자회로실험, pspice, 예비보고서, 13, 공통 게이트 증폭기, 예비보고사항

미리보기

닫기
전자회로실험) ch.14 캐스코드증폭기 예비보고서 평가A좋아요

4차 예비레포트1. 실험제목- 캐스코드 증폭기2. 주제이 실험은 MOSFET를 이용한 캐스코드 증폭기의 동작 원리를 공부하고, 실험을통하여 특성을 측정하는 실험임. 캐스코드 증폭기는 공통 소오스 증폭기보다 높은 전압 이득을 얻을 수 있는 장점이있어서 널리 사용되고 있음. 이 실험에서는 캐스코드 증폭기의 입력-출력 특성 곡선을 구하고, 소신호등가회로의 개념을 적용하여, 전압 이득을 구하고, 실험에서 확인하고자 함. 또한, 증폭기의 DC 동작점을 잡아주기 위한 바이어스 회로에 대해서도 공부하고,실험을 통하여 동작을 확인함.3. 관련이론캐스코딩은 공통 소스 증폭 트랜지스터의 출력에 전류 버퍼링을 제공하기 위해 공통게이트에 연결된 트랜지스터를 사용하는 것을 의미한다. 캐스코드 구조는 증폭기의 출력저항을 증가시키기 위해서 가장 널리 사용되는 방법 중 하나이다. 이전에 공부한 common-gate 증폭기의 특성으로부터 캐스코드 전류를 출력마디로 전달하는 반면, 계수 K를 소스저항에 곱해주는 것을 알 수 있다. 이상적인 캐스코드 증폭기의 경우 일정한 전류전원에 연결되어 있다.위의 그림과 같이 캐스코드 증폭기는 공통 소오스 증폭기와 공통 게이트 증폭기로 구성된다. 입력(vin)은 M1의 게이트-소오스 전압(vGS1)이고, 출력(vout)은 M2의 드레인 전압(vD2)이다. M1의 게이트-소오스 사이의 소신호 입력 전압(vin)에 비례하는 전류(gm1vin)가 드레인에 흐르고, 이 전류가 출력 쪽의 저항 RD에 의해서 전압으로 변환되면서 증폭을 하게 된다.캐스코드 증폭기는 주로 전압 이득을 높이기 위해서 사용되는데, 전압이득을 구하기 위해서 일반적인 증폭기의 등가회로를 이용할 수 있다.입력 전압(vin)에 비례하는 전류가 흐르고, 이 전류가 출력 저항에 의해서 출력 전압으로 변환되므로, 전압 이득은 아래의 식과 같이 구할 수 있다.위 식에서 Gm은 유효트랜스컨덕턴스 (effective transconductance)이고, [그림 14-3]과 같이 출력을 접지시켰을 때, 증폭기 출력 전류와 입력 전압의 비로 정의된다. 전압이득이 크려면 트랜스컨덕턴스가 커야 하지만, 트랜스컨덕턴스는 트랜지스터의 (W/L) 또는 전류에 비례하므로 증가시키는 데는 한계가 있다. 따라서 전압 이득을 증가시키기 위해서는 출력 저항을 증가시켜야 한다.캐스코드단의 출력 저항을 구하기 위해서 위의 그림과 같은 등가회로로 나타낼 수 있다. ro1은 M1 트랜지스터의 출력 저항이고, M2 트랜지스터가 캐스코드의 형태로 ro1 위에 연결되어 있다고 해석할 수 있다. 위의 그림과 같은 캐스코드단의 출력 저항은 소신호 등가회로를 그려서 구할 수 있다. 출력 저항을 구할 때, M2 트랜지스터의 게이트 전압을 접지시킨다. 출력저항식은 아래와 같다.M1의 출력저항이 M2 자체의 전압이득만큼 증가됨을 알 수 있다.실제 캐스코드 증폭기의 전반적인 전압이득이 각각 얼마나 되는지 아는 것은 매우 유용하다.M1이 포화 영역에서 동작하기 위해서는 다음과 같은 조건이 만족해야 한다.더불어 M2가 포화영역에서 동작하려면 아래의 조건을 만족해야 한다.따라서 M1, M2가 동시에 포화 영역에 있기 위한 조건은 다음과 같다.결국 두 개의 트랜지스터가 모두 포화 영역에서 동작하는 최소의 출력 레벨은 M1 및 M2의 오버드라이브 전압의 합임을 알 수 있다. 다시 말해, M2를 회로에 추가함으로 인해 출력 전압의 스윙은 적어도 M2의 오버드라이브 전압만큼 감소한다.위의 그림은 Vin이 0에서 VDD까지 변할 때 캐스코드 증폭기의 입력출력 전달 특성 곡선이다. Vin ≤ Vth1일 때, M1과 M2는 오프되고, Vout = VDD이며, VX ? Vb ? Vth2이다. Vin이 Vth1을 넘어서면서, M1은 전류를 흘리기 시작하고 Vout은 떨어진다. 이때, ID2가 증가하므로 VGS2도 역시 증가해야 하고 VX는 떨어진다.4. 장비 및 기기dc파워서플라이디지털 멀티미터오실로스코프함수 발생기저항커패시터2n70005. 실험절차(1) 실험회로 1에서 VDD 값을 12V, vsig 값을 0V, VGG 값을 2V, Vb1 값을4V로 두고, RGG 저항 값이 2kΩ인 경우 vO의 DC 값이 5V가 되도록하는 RD 값을 결정한다. 이 경우 MOSFET의 각 단자들의 전압(VD1,VG1, VS1, VD2, VG2, VS2) 및 전류(ID)를 구하고, [표 14-1]에기록한다. 각 단자들의 전압을 바탕으로 M1, M2가 포화 영역에서동작하는지 확인하시오.(2) vsig 값을 0V, VGG 전압을 0V, 12V, 3V~9V는 500mV 간격으로변화시키면서 vO의 DC 전압을 측정하여 [표 14-2]에 기록하고, 입력출력(VGG-vO) 전달 특성 곡선을 [그림 11-13]에 그리시오.(3) 포화 영역에서 회로가 동작하는 경우 M1, M2의 트랜스컨덕턴스 gm값, 출력 저항 ro를 구하여 [표 14-3]에 기록하시오. 이를 이용하여소신호 등가회로를 그리고, 실험회로 1의 캐스코드 증폭기의 이론적인전압 이득을 구하시오.(4) 전압 이득이 최소 40V/V 이상 나오는지 실험하기 위해서 입력에10kHz의 0.01Vp-p 정현파의 입력 전압을 인가한다. 이때 캐스코드증폭기의 입력-출력 전압의 크기를 [표 14-4]에 기록하여 전압 이득을구하고, 크기와 위상을 고려하여 vsig, 입력 전압(M1의 게이트 전압),출력 전압(M2의 드레인 전압)의 파형을 캡처하여 [그림 14-16]와 같은형태로 결과 보고서에 기록하시오.(5) 실험회로 1의 입력 저항과 출력 저항을 직접 측정하여 [표 14-5]에기록하시오. 입력 저항을 측정하기 위해서 입력의 DC 전압을변화시키면서 입력 쪽에 흘러 들어가는 DC 전류를 측정한다. 출력저항을 측정하기 위해서 입력에 0V를 인가하고, 출력 쪽에 DC 전압을변화시키면서 출력 쪽에 흘러 들어가는 DC 전류를 측정한다.(6) 실험회로 2에서 VGG 값이 4V, RD는 실험 절차 (1)에서 정한 저항값으로 두시오. Vb1 값이 6V, M2의 드레인 전압이 8V, 드레인 전류가실험 절차 (1)에서 구한 값이 되도록, RS, R1, R2, R3, R4를 구하고, [표14-6]에 기록하시오. 예비 보고서에 구한 값을 바탕으로 찾으면효율적으로 찾을 수 있다.(7) 실험회로 1과 실험회로 2를 결합한 실험회로 3을 구성한다. 입력에10kHz의 0.01Vp-p 정현파의 입력 전압을 인가한다. 이때 캐스코드증폭기의 입력-출력 전압의 크기를 [표 14-7]에 기록하여 전압 이득을구하고, 크기와 위상을 고려하여 vSIG, 입력 전압(M1의 게이트 전압),출력 전압(M2의 드레인 전압)의 파형을 캡처하여 [그림 14-17]와 같은형태로 결과 보고서에 기록하시오.(8) 실험회로 3의 입력 저항과 출력 저항을 직접 측정하여 [표 14-8]에기록하시오. 입력 저항을 측정하기 위해서 입력의 DC 전압을 변화시키면서 입력 쪽에 흘러 들어가는 DC 전류를 측정한다. 출력저항을 측정하기 위해서 입력에 0V를 인가하고, 출력 쪽에 DC 전압을 변화시키면서 출력 쪽에 흘러 들어가는 DC 전류를 측정한다.

공학/기술| 2021.10.26| 10페이지| 2,000원| 조회(936)

피스파이스, 전자회로실험, 예비보고서, 캐스코드 증폭기, 캐스코드, 예비보고사항, ch.14

미리보기

닫기
전자회로실험) ch.12 소오스 팔로워 예비보고서

3차 예비레포트1. 실험제목- 소스팔로워2. 주제- 소스팔로워이번 실험은 나머지 두 가지 증폭기 구조 중의 하나인 소오스 팔로워에 대한 실험이다. 소오스 팔로워는 출력 임피던스가 작으므로, 작은 부하 저항을 구동하는데 많이 사용된다. 이 실험에서는 소오스 팔로워의 동작 원리를 살펴보고, 증폭기의 전압 이득 및 특성을 실험을 통해 확인하고자 한다.3. 관련이론입력은 게이트 단자에 인가되고, 출력은 소스 단자에서 감지된다. 드레인 단자가 공통이므로, 공통드레인 증폭기라고 할 수 있다. 출력신호가 입력신호를 따라가기 때문에 소스 팔로워라고도 한다. 출력신호의 직류 입력 신호의 DC레벨에서 Vgs만큼 떨어진 전압이 나오기 때문에, 레벨 시프터로서도 활용할 수 있다.옆 그림은 저항 부하가 있는 소스 팔로워의 전압이득을 구하기 위한 등가회로이다. 소스팔로워의 전압이득은 값이 양수이고 1에 가깝다.옆의 그림은 소스 팔로워의 출력 임피던스를 구하기 위한 회로이다. 왼쪽 식과 같이 계산할 수 있다.식으로부터 1/gm < RL인 조건이 만족되면, Rout = 1/흐이 성립하고, 출력임피던스 값이 매우 작음을 알 수 있다.출력 임피던스가 작은 특성이 있기 때문에 작은 부하 저항을 구동하는데 유리하고, 전압 버퍼로서 많이 사용된다.예를 들어 스피커의 임피던스가 매우 작은데, 공통 소스 증폭기로 바로 구동하게 되면, 전압이득이 많이 감소하게 된다.이런 경우에는 소스팔로워를 전압버퍼로 사용하면, 전압이득의 급격한 감소를 막을 수 있다.또한, 게이트 단자에 입력을 인가하므로, 공통 소오스 증폭기와 입력 임피던스가 같음을 알 수 있다.4. 장비 및 기기dc파워서플라이디지털 멀티미터오실로스코프함수 발생기저항커패시터2n70005. 실험절차- 소스팔로워(1) 실험회로 1에서 VDD 값을 12V, vsig 값을 OV, VGG 값을 6V로 두고, RGG 저항 값이 2인 경우 VO의 DC 값이 4V가 되도록 하는 RS 값을 결정한다. 이 경우 MOSFET의 각 단자들의 전압(VD, VG, VS) 및 전류(ID)를 구하고, [표 12-1]에 기록한다. 각 단자들의 전압을 바탕으로 MOSFET이 포화 영역에서 동작하는지 확인하시오.(2) vsig 값을 OV, VGG 전압을 OV, 12V, 3V~9V는 500mV 간격으로 변화시키면서 vO의 DC 전압을 측정하여 [표 12-2]에 기록하고, 입력 출력 전달 특성 곡선을 [그림 12-8]에 그리시오.(3) 포화 영역에서 회로가 동작하는 경우 MOSFET의 트랜스컨덕턴스 gm/ 값, 출력 저항 ro를 구하여 [표 12-3] 에 기록하시오. 이를 이용하여 소신호 등가회로를 그리고, 실험회로 1의 소오스 팔로워 회로의 이론적인 전압 이득을 구하시오.(4) 전압 이득이 1에 가깝게 나오는지 실험하기 위해서 입력에 10kHz의 0.01Vp-p 정현파의 입력전압을 인가한다. 이때 소오스 팔로워 회로의 입력-출력 전압의 크기를 [표 12-4]에 기록하여 전압 이득을 구하고, 크기와 위상을 고려하여 입력 전압(vsig)과 출력 전압의 파형을 캡처하여 [그림 12-9]과 같은 형태로 결과 보고서에 기록하시오.(5) 실험회로 1의 입력 저항과 출력 저항을 직접 측정하여 [표 12-5]에 기록 하시오. 입력 저항을 측정하기 위해서 입력의 DC 전압을 변화시키면서 입력 속에 흘러 들어가는 DC 전류를 측정한다. 출력 저항을 측정하기 위해서 입력에 OV를 인가하고, 출력 쪽에 DC 전압을 변화시키면서 출력 쪽에 흘러 들어가는 DC 전류를 측정한다.

공학/기술| 2021.10.26| 4페이지| 1,000원| 조회(398)

피스파이스, 전자회로실험, 12, 예비보고서, 예비보고사항, 소스 팔로워, 소오스 ..

미리보기

닫기
전자회로실험) ch.15 다단증폭기 예비보고서 평가A+최고예요

5차 예비레포트1. 실험제목MOSFET 다단증폭기2. 주제mosfet을 이용한 기본적인 단일단 증폭기들에 대해 살펴보았다. 단일단 증폭기만으로는 이득이 부족하거나, 소스 및 부하 임피던스와 증폭기 자체의 입력-출력 임피던스의 차이가 클 경우에는 일반적으로 다단 증폭기를 사용한다. 이 실험에서는 mosfet을 이용한 다단 증폭기를 구성하고, 그 특성을 분석하고자 한다.3. 관련이론다단증폭기는 단일 증폭기의 이득부족과 소스 및 부하 임피던스와 증폭기 자체의 입출력 임피던스의 차이가 크기 때문에 필요하다. 단일 트랜지스터 증폭기를 종속(cascade) 연결하여 다단(multi-stage) 증폭기를 구성하면, 단일 증폭단의 장점들이 결합된 우수한 성능의 증폭기를 구현할 수 있다.부하 저항을 고려하지 않고 전압 이득만을 높이기 위해서는 [그림 15-1]에서 증폭기 1과 2가각각 공통 소오스 증폭기 1과 2로 구성된 2단 구조를 사용하면 된다고 생각할 수 있음부하 저항 RL이 작은 경우에는 증폭기의 출력 저항 Rout이 크면, 임피던스 부정합으로 인하여 증폭기의 전압이득이 감소하는 문제점이 있다.위 그림은 다단 증폭기의 개념을 보여준다. 전압원이 인가되면 증폭기1은 vin1dl 입력으로 받아서 증폭을 한 후 vin2를 생성한다. 증폭기2에서는 vin2를 입력으로 받아서 출력을 출력한다,신호원 vsig가 증폭기 1의 입력에 인가될 때는 Rsig와 Rin1에 의해서 전압분배됨을 알 수 있다. 따라서 전압 이득이 증가되기 위해서는 Rin1이 Rsig에 비해 그값이 작아야한다.이와 같이 증폭기2도 마찬가지 이며, 다단증폭기의 전체 전압이득은 임피던스에 의한 전압분배비가 곱해짐을 알 수 있다. 따라서 증폭기 자체의 전압 이득뿐 아니라 입력-출력 임피던스가 매우 중요하다.종속연결 2단 증폭기는 증폭기2의 입력저항이 증폭기1의 입력저항이 되며, 출력저항은 증폭기2의 출력저항이 된다. 이때, 증폭기2의 입력저항이 증폭기1에 부하로 작용하는 부하효과가 존재한다. 종속 증폭기 전체의 전압 팔로워 증폭기를 도입하여 부하 저항과의 임피던스 정합을 확보해야한다. 더 많은 전압이득을 구하기 위해서는 위의 그림과 같이 공통 소스 증폭기 2단을 연결하고, 출력단으로 소스 팔로워를 사용하게 되면 높은 전압이득 값을 얻을 수 있다.공통 소오스 증폭기의 출력 저항 Rout이 작은 부하 저항 RL에 비해 크기 때문에 임피던스 부정합으로 인하여 전압 이득이 감소한다. 신호원의 전압이 증폭기 입력에 전압분배되어 들어올 때, 매우 작은 부분만 들어온다. 따라서 전압이득이 매우 작은 값을 가지게 된다.전압 이득을 효과적으로 증가시키기 위해서는 다단 증폭기를 도입해야 하고 전원과 부하의 임피던스를 고려하여 각각의 증폭기를 적절하게 배치해야 한다. 특히, 부하 저항이 작은 경우에는 출력 저항이 작으면서 전압이득이 거의 1인 소오스 팔로워 증폭기를 출력단에 배치하는 것이 효과적이다.4. 장비 및 기기dc파워서플라이디지털 멀티미터오실로스코프함수 발생기저항커패시터2n70005. 실험절차- 2단 증폭기1 실험회로 1(1그림 15-81)에서 VDD 12V, VSIG OV, RDI 10k92, Rs1 Rs2 5k9, R1 = R3 100kg2, R2 = R4 50k92, RL 10k(2으로 고정하고, 회로를 구성한 후, 공통 소오스 승폭기 2 출력의 DC 값이 6V가 되도록 하는 RD2 값을 결정한다. 이 경우 M1, M2의 각 단자들의 전압(VD1, VG1, Vs1, VD2, VG2, Vs2) 및 전류(IDI, ID2) 를 구하고, [표 15-2]에 기록하시오. 각 단자들의 전압을 바탕으로 MOSFET이 포 화 영역에서 동작하는지 확인하시오.2. 포화 영역에서 회로가 동작하는 경우 M1, M2의 트랜스컨덕턴스 gm 값, 출력 저항 ro를 구하여 [표 15-3]에 기록하시오. 이를 이용하여 소신호 등가회로를 그리고, 실험회로 1의 이론적인 전압 이득을 구하시오.3. 전압 이득이 최소 100V/V 이상 나오는지 보기 위해 입력에 10kHz의 0.01Vp-p 정 현파의 입력 전압을 인 형태로 결과 보고서에 기록하시오.4. 실험회로 1의 입력 저항과 출력 저항을 직접 측정하여 [표 15-5]에 기록하시오. 입 력 저항을 측정하기 위해 입력의 DC 전압을 변화시키면서 입력 쪽에 흘러 들어가 는 DC 전류를 측정한다. 출력 저항을 측정하기 위해 입력에 OV를 인가하고, 출력 쪽에 DC 전압을 변화시키면서 출력 쪽에 흘러 들어가는 DC 전류를 측정한다.5. RL을 1002으로 바꾼 후에 실험 절차 1~4를 수행하고, [표 15-6]~[표 15-9]와 [그림 15-15]에 각각 기록하시오. 또, R와 10kQ인 경우와 결과를 비교하시오.- 3단 증폭기1. 실험회로 2([그림 15-11)에서 VDD = 12V, VSIG = OV. RD1 = RD2 = 10kQ. RSI = Rs2 = 5kQ. R1 = R3 = Ro = 100kQ R2 = R4 = Rs = 50kQ, RL 10kQ으로 고정 하고, 회로를 구성한 후. 소오스 팔로워 출력의 DC 값이 6V가 되도록 하는 Rs3 값을 결정한다. 이 경우 M1. M2, M3의 각 단자들의 전압 및 전류를 구하고, [표 15-10]에 기록하시오. 각 단자들의 전압을 바탕으로 MOSFETの 포화 영역에서 동 작하는지 확인하시오.2. 능동 영역에서 회로가 동작하는 경우 M1. M2. M3의 트랜스컨덕턴스 gm 값, 출력 저항 ro를 구하여 [표 15-11]에 기록하시오. 이를 이용하여 소신호 등가회로를 그 리고, 실험회로 2의 이론적인 전압 이득을 구하시오.3. 전압 이득이 최소 100V/V 이상 나오는지 실험하기 위해서 입력에 10kHz의 0.01Vp-p 정현파의 입력 진압을 인가한다. 이때 실험회로 2의 3단 증폭기의 입력-출력 전압 의 크기를 [표 15-12]에 기록하여 전압 이득을 구하고, 크기와 위상을 고려하여 VSIG, 첫 번째 단의 입력 전압, 첫 번째 단의 출력 전압, 두 번째 단의 출력 전압 의 파형, 세 번째 단의 출력 전압의 파형을 캡처하여 [그림 15-16]과 같은 형태로 결과 보고서에 기록전압을 변화시키면서 흘러 들어가는 DC 전류를 측정한다.5. RL을 100으로 바꾼 후에 실험 절차 0~4를 수행하고, [표 15-14]~[표 15-17]과 [그림 15-17]에 각각 기록하시오. 또, RL이 10kQ인 경우와 결과를 비교하시오.6. 참고자료단계별로 배우는 전자회로실험마이크로 전자회로7. pspice- 2단 증폭기- 3단 증폭기8. 예비보고사항(1) 실험회로 1의 전압 이득, 입력 임피던스, 출력 임피던스를 계산을 통해서 구하시오.- 전압 이득i _{d1} `=`i _{d2} `=0.431mA##V _{ov``} =V _{gs} `-`V _{t} ``=`1.85`-`1.73`=`0.12v#g _{m1} `=`g _{m2} `=` {2i _{d}} over {V _{ov``}} `=`7.183m`A/VV _{i1} `=` {(R _{1} PVER R _{2} )} over {(R` _{1} ` PVER R _{2} )`+`R _{sig}} V _{sig}V _{i2} `=`-g _{m1} V _{i1} (R _{D1} PVER (R _{3} PVER R _{4} ))V _{o} =`-g _{m2} V _{i2} (R _{D2} PVER R _{L} ){V _{o}} over {V _{sig}} `=`g _{m1} g _{m2} {R _{1} PVER R _{2}} over {(R _{1} PVER R _{2} )+R _{sig}} TIMES (R _{D1} PVER (R _{3} PVER R _{4} )) TIMES (R _{D2} PVER R _{L} ){V _{o}} over {V _{sig}} `=`(7.183m) ^{2} ` TIMES {100k PVER 50k} over {(100k PVER 50k)+2k} TIMES (10k PVER (100k PVER 50k)) TIMES (13925 PVER 10k) = 2.179k v/v- 입력 임피던스Rin =100k` PVER 50k`=`33.333kΩ- 출력 임피던스Rout =13925 PV/566.038u = 35.333kΩ- 출력 임피던스Rout = (60-40)/3.4367m = 5.819kΩ(3) 실험회로 2의 전압 이득, 입력 임피던스, 출력 임피던스를 계산을 통해서 구하시오.- 전압 이득i _{d1} `=`i _{d2} `=0.431mA##V _{ov``} =V _{gs} `-`V _{t} ``=`1.85`-`1.73`=`0.12v#g _{m1} `=`g _{m2} `=` {2i _{d}} over {V _{ov``}} `=`7.183m`A/Vi _{d3} `=`1.22mA##V _{ov3``} =V _{gs} `-`V _{t} ``=`1.92`-`1.73`=`0.19v#g _{m3} `=` {2i _{d3}} over {V _{ov``}} `=`12.842m`A/VV _{i1} `=` {(R _{1} PVER R _{2} )} over {(R` _{1} ` PVER R _{2} )`+`R _{sig}} V _{sig}V _{i2} `=`-g _{m1} V _{i1} (R _{D1} PVER (R _{3} PVER R _{4} ))V _{i3} =`-g _{m2} V _{i2} (R _{D2} PVER (R _{5} PVER R _{6} ))V _{o} `=` {(R _{s3} PVER R _{L} )} over {(R _{s3} PVER R _{L} )`+`g _{m}^{-1}} V _{i3}{V _{o}} over {V _{sig}} `=`g _{m1} g _{m2} {R _{s3} PVER R _{L}} over {(R _{s3} PVER R _{L} )+g _{m}^{-1}} TIMES {R _{1} PVER R _{2}} over {(R _{1} PVER R _{2} )+R _{sig}} TIMES (R _{D1} PVER (R _{3} PVER R _{4} )) TIMES (R _{D2} PVER R _{5} PVER R _{6} ){V _{o}} over {V _{sig}} `=`(7.183m) ^{2} {5k PVER 1v/v

공학/기술| 2021.10.26| 8페이지| 2,000원| 조회(742)

피스파이스, 전자회로실험, pspice, 예비보고서, 다단증폭기, 15, 예비보고사..

미리보기

닫기
전자회로실험) ch.11 공통소스증폭기 예비보고서 평가A+최고예요

공통 소스 증폭기 예비레포트1. 실험제목공통 소스 증폭기2. 주제- 이 실험에서는 MOSFET을 이용한 공통 소스 증폭기의 동작 원리를 공부하고, 실험을 통하여 특성을 측정하고자 한다. 공통 소스 증포기는 게이트가 입력 단자, 드레인이 출력 단자, 소스가 공통 단자인 증폭기로서 높은 전압 이득을 얻을 수 있는 장점이 있어서 널리 사용되고 있다. 이 실험에서는 공통 소스 증폭기의 입력-출력 특성 곡선을 구하고, 소신호 등가회로의 개념을 적용하여 전압 이득을 구해본 다음, 증폭기의 DC 동작점을 잡아주기 위한 바이어스 회로에 대해서 공부하고, 실험을 통하여 동작을 확인하고자 한다.3. 관련이론입력(VI)은 게이트-소오스 전압(vGS)이고, 출력(VO)은 드레인-소오스 전압(VDS)이다. 게이트-소오스 사이의 소신호 입력 전압에 비례하는 전류가 드레인에 흐르고, 이 전류가 출력 쪽의 저항 RD에 의해서 전압으로 변환되면서 전압을 증폭하게 된다.공통 소오스 증폭기의 전압 전달 특성을 보여 주고 있다. VI 전압에 따라서 MOSFET의 동작 영역을 크게 세 가지로 나눌 수 있다. 입력 전압V _{I}의 크기에 따라 MOSFET의 동작 영역이 달라지며, 이로 인해 드레인 전류의 크기 역시 변화하게 된다. 옆의 그림에서 보듯이Q _{1}은 차단영역,Q _{2}는 포화 영역,Q _{3}는 트라이오드 영역을 나타내며 영역별 출력 전압V _{O}의 크기는 다음과 같이 나타낼 수 있다. 먼저 차단 영역은 입력 전압V _{I}가 X ~ A 사이일 경우I _{D}가0A이므로V _{O} =V _{DD}가 된다.V _{I}이 X ~ A 사이일 경우모스펫이 차단 영역에서 동작하며, 드레인 전류가 흐르지 않는다.포화 영역은 입력 전압V _{I}가 A ~ B 사이일 경우I _{D}가I _{D} = {1} over {2} mu _{n} C _{ox} {W} over {L} (V _{I} -V _{t} ) ^{2}이므로V _{O} =V _{DD} - {1} over {2} mu _{n} C _{ox} {W} over {L} (V _{I} -V _{th} ) ^{2} TIMES `R _{D}가 된다. 일반적으로 이 포화영역이 주로 증폭기로 사용된다.다음으로 트라이오드영역은 입력 전압V _{I}가 B 이상일 경우I _{D}가I _{D} = {1} over {2} mu _{n} C _{ox} {W} over {L} [2(V _{I} -V _{t} )V _{O} -V _{O} ^{2} ]이므로V _{O} =V _{DD} - {1} over {2} mu _{n} C _{ox} {W} over {L} [2(V _{I} -V _{t} )V _{O} -V _{O} ^{2} ] TIMES `R _{D}가 된다.MOSFET이 포화 영역에서 동작할 때, 입력 전압과 드레인 전류 사이에는 제곱의 법칙이 성립하므로, 비선형적인 특성을 보인다. 이를 선형적인 증폭기로 동작시키려면 입력에 DC 바이어스 전압(VGS)과 소신호(vgs)를 동시에 인가해야한다. 이 때 동작점(Q점) 부근에서는 직선과 같이 근사화할 수 있으며, 기울기는 MOSFET의 트랜스컨덕턴스(gm)에 해당한다. 비선형적인 MOSFET을 선형적인 증폭기로 동작시키고, 분석하기 위해 바이어스 전압V _{GS}와 소신호 입력v _{gs}를 동시에 인가한다. 이때, 바이어스 점 부근을 직선으로 근사화할 수 있으며, 기울기는 트랜스 컨덕턴스g _{m}이 된다.v _{GS} =V _{GS} +v _{gs}i _{D} = {1} over {2} mu _{n} C _{ox} {W} over {L} (V _{GS} +v _{gs} -V _{th} ) ^{2}= {1} over {2} mu _{n} C _{ox} {W} over {L} (V _{GS} -V _{th} ) ^{2} +mu _{n} C _{ox} {W} over {L} (V _{GS} -V _{th} )v _{gs} + {1} over {2} mu _{n} C _{ox} {W} over {L} v _{gs} ^{2}g _{m} == {i _{d}} over {v _{gs}} =mu _{n} C _{ox} {W} over {L} (V _{GS} -V _{th} )= mu _{n} C _{ox} {W} over {L} (V _{GS} -V _{th} )= mu _{n} C _{ox} {W} over {L} V _{OV}V _{GS} -V _{th} = sqrt {{2I _{D}} over {mu _{n} C _{ox} (W/L)}} -g _{m} == {i _{d}} over {v _{gs}} = sqrt {2mu _{n} C _{ox} ( {W} over {L} )I _{D}}g _{m} =mu _{n} C _{ox} ( {W} over {L} )(V _{GS} -V _{th} )= {2I _{D}} over {V _{GS} -V _{th}} = {2I _{D}} over {V _{OV}}4. 장비 및 기기dc파워서플라이디지털 멀티미터오실로스코프함수 발생기저항커패시터2n70005. 실험절차(1) 실험회로 1에서 vdd값을 12V, vsig값을 0V, vgg값을 4V로 두고 rgg저항 값이 2kΩ인 경우 v0의 DC 값이 6V가 되는 rd의 값을 경정하시오. 이 경우 MOSFET 각 단자들의 전압을 바탕으로 mosfet이 포화 영역에서 동작하는지 확인하시오(2) vsig값을 0V, vgg값을 0V,12V, 3V~9V는 500mV 간격으로 변화시키면서 V0의 DC 전압을 측정하여 아래의 표에 기록하고, 입력-출력 전달 특성 곡선을 아래의 그림에 그리시오.(3) 포화 영역에서 회로가 동작하는 경우 MOSFET의 트랜스컨덕턴스 gm값, 출력 저항 r0를 구하여 표에 기록하시오. 이를 이용하여 소신호 등가회로를 그리고, 실험회로 1의 공통 소오스 증폭기의 이론적인 전압이득을 구하시오.(4) 전압 이득이 최소 10V/V 이상 나오는지 실험하기 위해서 입력에 10kHz의 0.01Vp-p정현파의 입력 전압을 인가한다. 이때 공통 소오스 증폭기의 입력-출력 전압의 크기를 아래 표에 기록하여 전압 이득을 구하고, 크기와 위상을 고려하여 vsig, 입력 전압(MOSFET 게이트 전압 VGS), 출력 전압(MOSFET 드레인 전압 vDS)의 파형을 캡처하여 아래 그래프에 기록하시오.(5) 실험회로 1의 입력 저항과 출력 저항을 직접 측정하여 아래 표에 기록하시오. 입력 저항을 측정하기 위해 입력의 DC 전압을 변화시키면서 입력 쪽에 흘러 들어가는 DC 전류를 측정한다. 출력저항을 측정하기 위해 입력에 0V를 인가하고, 출력쪽에 DC 전압을 변화시키면서 출력 쪽에 흘러 들어가는 DC 전류를 측정한다.(6) 실험회로 2를 구성하고, 입력에 0kHz의 0.01Vp-p정현파의 입력을 인가한다. 이때 공통 소오스 증폭기의 입력-출력 전압의 크기를 표에 기록하여 전압 이득을 구하고, 크기와 위상을 고려하여 vsig, 입력 전압, 출력 전압의 파형을 캡쳐하여 결과보고서에 기록하시오(7) 실험회로2의 입력 저항과 출력 저항을 직접 측정하여 표에 기록하시오 입력 저항을 측정하기 위해 입력의 DC 전압을 변화시키면서 입력 쪽에 흘러 들어가는 DC 전류를 측정한다. 출력 저항을 측정하기 위해 입력에 0V를 인가하고, 출력 쪽에 DC 전압을 변화시키면서 출력 쪽에 흘러 들어가는 DC 전류를 측정한다.6. 참고자료단계별로 배우는 전자회로실험마이크로 전자회로7. pspice1)RdVsigVGV0ID동작영역29.799Ω4v4v6v200.8mAsaturation2)VGG전압출력전압V0동작영역VGG전압출력전압V0동작영역0v11.964V차단6.5V1.3102V트라이오드3V10.470V포화7V1.2161V트라이오드3.5V8.6059V포화7.5V1.1423V트라이오드4V5.9998V포화8V1.0824V트라이오드4.5V2.6980V트라이오드8.5V1.0328V트라이오드5V1.9048V트라이오드9V990.798mV트라이오드5.5V1.6137V트라이오드12V831.201mV트라이오드6V1.4352V트라이오드3)동작영역IGIDIS포화050.290mA-50.290mA포화0113.039mA-113.039mA포화0200.758mA-200.758mA4)[입력파형] [출력파형]입력신호크기입력신호주파수출력신호크기출력신호주파수전압이득전압이득(db)5mV10k7.5mV10k1.5v/v3.522db5)입력저항출력저항입력전압입력전류출력전압출력전류입력저항출력저항4v0A10.482v1.0482mA∞7.3526)입력신호크기입력신호주파수출력신호크기출력신호주파수전압이득전압이득 db5mV10k257.382mV9.99k51.4764v/v34.232db7)입력저항출력저항입력저항출력저항33.333k10k8. 예비보고사항1)mosfet 소자를 소신호 등가회로로 나타내어 전류원이나 저항 등으로 증폭기를 선형적인 내부 동작 특성으로 나타낸다. 소신호 등가회로에는 하이브리드 π 모델과 T모델이 있다.하이브리드 π모델은 bjt를 전압제어 전류전원으로 나타내고, 베이스 안으로 들여다 본 입력저항을 명시적으로 나타낸다. 종속전원의 종류를 베이스 전류의 식으로 표현함으로써 다른 등가회로 모델을 얻을 수 있다. 이때, MOSFET 소신호 모델 파라미터인 ro 및 gm은 직류 바이어스 점에 의존한다.T모델은 경우에 따라 회로해석에 더 편리한 경우가 있다. T모델을 두가지 유형으로 보여지고 있는데, 왼쪽그림은 bjt를 제어전압이 전압제어전류전원으로 나타낸다. 그러나 이 모델에서는 이미터 안으로 들여다본 이미터-베이스 사이의 저항이 명시적으로 나타나있다. 왼쪽그림에서 제어 전원의 전류가 이미터 전류에 의하여g _{m} v _{be} `=`g _{m} (i _{e} r _{e} )=`(g _{m} i _{e} )r _{e`} `= alpha i _{e} `로 표현되면 오른쪽 그림처럼 또다른 등가회로 모델을 얻을 수 있다.

공학/기술| 2021.10.01| 11페이지| 1,500원| 조회(949)

소스, 전자회로실험, 예비보고서, 공통소스증폭기, 소오스, 공통소오스증폭기

미리보기

닫기