1. 실험 소개가. 실험 목적TTL을 이용한 논리 회로 구성을 이해하고 다음과 같은 내용을 포함하여 실험 및 설계 능력을 함양한다.⚫ OR 게이트 논리 회로 실험⚫ XOR 게이트 논리 회로 실험⚫ 반가산기 회로 실험⚫ 전가산기 회로 실험나. 이론 배경TTL(Transistor Transistor Logic)이란 다수의 트랜지스터에 의한 논리게이트를 내장한 Standard Logic IC로써 이를 이용하여 다양한 디지털 회로를 구현할 수 있다.<중 략>나. Fan Out하나의 출력에 몇 개의 입력이 연결될 수 있는지를 나타내는 척도이며, IOH/IIH 혹은 IOL/ IIL 값을 가진다.TTL, CMOS와 같은 Standard Logic IC는 출력단에 흐를 수 있는 전류의 크기가 제한되어 있기 때문에 Fan Out을 초과하여 Load가 연결되어 있을 경우 출력단의 회로가 손실될 수 있으며, 전압강하로 인해 출력 전압 레벨이 기준치를 유지하지 못할 경우에는 입력단으로 이어지는 신호의 논리상태를 보장할 수 없게 되기 때문에 Fan Out을 통해 연결 입력단 개수를 제한 할 필요가 있다. 일반적으로 TTL의 입력단에는 상당한 양의 전류가 흐르기 때문에 큰 Fan Out 값을 기대하기 어렵지만 CMOS는 입력단에 전류가 거의 흐르지 않기 때문에 비교적 자유롭게 입력단을연결할 수 있다
