에스에프에이 제어설계성장과정?[새로움에 대한 도전]초등학교 2학년 때, 저는 장난감을 매우 좋아해서 부모님께 많이 졸랐었습니다. 검소하셨던 부모님은 거의 사주지 않으셨으나, 유독 레고 만큼은 몇 번 사주셨습니다. 그리고 항상 '여러 가지 모양으로 만들어 봐.'라는 말을 하셨습니다. 같은 레고 조각들로 중학생이 될 때까지 수백 가지의 형태를 구상하고 완성해냈습니다. 이 기간에 느꼈던 수백 번의 성취감은 제 성향에 영향을 주었습니다. 정형화된 중, 고등 교육과정에서는 새로움을 추구하기 힘들었습니다. 하지만 제가 성인이 되고부터 이 성향을 발휘할 수 있었습니다. 대구에서 가장 좋은 대학교를 집에서 편히 다닐 수 있었음에도 서울로 진학하여 홀로 자취생활을 하였습니다. 군시절에는 새로운 업무형태의 도입을 제안해 부서의 능률을 높였습니다. 또한, 전자공학부에서는 생소한 IoT 기술이 접목된 작품을 설계하여 2차례 수상에 성공하였습니다. 항상 새로움에 도전해온 저는 SFA에서도 'Challenging Person'으로 기억될 것입니다.성격 장점?[다가가는 소통]저는 먼저 다가가는 것을 좋아합니다. 이 장점은 2014년 4월, Atmega를 이용한 자동화 보안장치 프로젝트에서 힘을 발휘하였습니다. 당시 팀에는 중국인 유학생이 있어서 언어적, 문화적 차이로 인해 팀 분위기가 소극적이었습니다. 저는 징검다리 역을 자청하여 항상 유학생에게 먼저 다가가 대화를 시도하고 다른 팀원들에게는 프로젝트 진행 중 최대한 유학생을 배려해주기를 부탁했습니다. 이후 피크닉과 회식을 주도하였고 서로에 대해 깊어진 신뢰로 강한 팀워크를 형성하여 8개 팀 중 2위를 차지할 수 있었습니다. 제어 설계 직무는 PLC 제어, C++ 등 다양한 지식을 필요로 하는 직무입니다. 저는 현직 선배님들께 먼저 다가가 지속해서 소통하고 배우겠습니다. 이를 통해 단기간 내 폭넓은 지식을 습득하여 1명의 제어설계 엔지니어로서 일할 수 있도록 노력하겠습니다.성격 단점?[끝을 봐야 풀리는 직성]어떻게 보면 장점일 수도 있습니다. 하지만 저는 이로 인해 힘든 적이 많았기 때문에 보완점이라 생각합니다. CAD설계 병사로 복무하던 시절, 할당받은 업무가 어려웠다면 이를 완료하고자 시간을 많이 소비했었습니다. 이 때문에 다른 업무들까지 완료하느라 밤을 새우는 경우가 많았습니다. 몸에 무리가 가서 다음날까지 영향을 주기 때문에 사격 같은 중요한 훈련에서 과락한 적도 있었습니다. 또한, 전공 시험에서 어려운 문제에 시간을 많이 소비하여 다른 문제를 풀지 못하기도 하였습니다. 저는 이 성향을 보완하기 위해 중요 업무를 우선으로 이행하고, 중간마다 휴식하도록 노력하고 있습니다. 또한, 넘어가야 할 때는 과감히 넘어가도록 노력하고 있습니다. 이러한 노력은 제가 logic과 efficiency를 중요시하는 제어설계 엔지니어가 되었을 때 빛을 발할 것입니다.
뷰웍스 ? 품질관리지원동기?[의료기기의 미래를 보다]작년 12월, 현장실습생으로 선정되어 한국전기연구원의 첨단 의료기기 연구센터에서 2개월간 인턴직을 수행하였습니다. 이 기간에 테라헤르츠파의 특성을 이용한 의료기기 기술에 대해 배울 수 있었습니다. 또한, 인간의 생명연장에 기여하는 의료기기의 무한한 가능성에 감명을 받을 수 있었습니다.저는 위의 경험을 계기로 의료기기 산업에 관심을 두게 되었고, 탄탄한 기술력을 바탕으로 인류 건강과 산업발전에 이바지함으로써 이 산업에서 두각을 나타내고 있는 뷰웍스에 매료되어 지원하게 되었습니다.입사 후 포부?[뷰웍스의 글로벌화에 동참하겠습니다]뷰웍스는 20여 개의 국가에 걸쳐 100개가 넘는 협력사와 여러 자회사를 운영하고 있습니다. 저에게는 단시간 내 준수한 어학 성적을 취득할 만큼, 어학 학습에 대한 남다른 열정이 있습니다. 이를 토대로 해외 파견자가 되어 뷰웍스의 글로벌 위상을 확고히 하겠습니다. 특히 '호주 시장 의료기기 사업 도입'의 선봉대가 되고 싶습니다.직무 관련 경험?[학부생, IoT 논문을 쓰다]의료기기 산업에서도 IT 기술의 비중이 커지고 있습니다. 저는 이러한 IT 기술의 결정체라 할 수 있는 IoT 기술에 대한 경험이 있습니다.올해 4월, 다학제간캡스톤디자인 강의를 수강하며 '홈OS를 이용한 스마트 홈 시스템 구축' 프로젝트를 진행하였습니다. IoT를 주제로 개설된 강의는 처음이었기에, 무수한 시행착오를 겪으며 포기하고 싶은 순간들도 있었습니다. 하지만 배움에 대한 열정으로 관련 정보 및 실제 개발 사례들을 분석, 수집하며 프로젝트를 완성해나갈 수 있었습니다. 이후 구축에 완료하였고, Microsoft에서 후원하는 사물인터넷 전시회 수상에 성공할 수 있었습니다. 또한, 교수님의 권유로 프로젝트에 대한 논문 작성에 도전하였습니다. 2주간 선행 기술을 조사함과 동시에, 여러 학회지를 참고해가며 논문 작성을 완료할 수 있었습니다. 학부생으로서 겪어보기 힘든 경험이었기에 큰 성취감을 느낄 수 있었습니다.
디지털공학실험 ? 4, 각종 래치와 플립-플롭 예비보고서1. 목적가. 기억소자의 기본 원리를 이해한다.나. 순차논리회로의 기본 소자인 래치와 플립플롭을 종류(RS, D, JK, T)별로 소개하고 이들의 기본 동작, 회로 구성 및 기능표를 이해한다.2. 이론디지털 회로는 조합회로와 순차회로로 구분할 수 있으며, 조합회로는 단순히 현재의 입력에 의해서만 출력이 결정되는 회로로 기억능력이 없는 반면에 순차회로는 현재의 입력뿐만 아니라 회로 내부에 기억된 상태 값에 따라 출력 값이 결정되는 회로를 말한다. 따라서 순차회로는 회로 내부에 값들을 기억하기 위한 메모리 소자들을 가지게 되며, 일반적으로 많이 사용되는 메모리 소자로는 플립플롭이라고 하는 소자가 있다. 플립플롭은 1비트의 정보를 저장할 수 있는 소자이며, 논리 게이트들을 연결하는 방법에 따라 다음에 설명하는 바와 같이 다양하게 구성할 수 있다.래치는 기본적인 플립플롭을 말하며, NOR게이트를 사용하여 구성할 수도 있고, NAND 게이트를 사용하여 구성할 수도 있다. 각 게이트의 출력이 다른 게이트의 입력 쪽으로 되돌아가서 연결되는 일종의 피드백 경로가 있음에 유의해야 한다.가. RS 래치RS 래치의 입출력 단자는 각각 2개가 있으며, 입력은 R과 S이고, 출력은 Q와 Q'이다. 또한 구성 게이트로는 NOR 게이트를 사용한 것과 NAND 게이트를 사용한 것 등의 2종류가 있다.1) NOR 게이트를 이용한 RS 래치2개의 NOR 게이트로 구성할 수 있다. NOR 게이트의 출력은 다른 NOR 게이트의 입력 중 하나에 서로 연결된 구조를 갖는다. 그림의 회로는 아래의 표와 같이 동작한다.R='L'S='H'S='H'이므로 Q'는 ‘L'이 되고, 이 출력 ’L'이 위쪽의 NOR 게이트에 입력되어 Q는 ‘H'가 된다.R='H'S='L'R='H'이므로 Q는 ‘L'이 되고, 이 출력 ’L'이 아래쪽의 NOR 게이트에 입력되어 Q'는 ‘H'가 된다.R='H'S='H'모두 NOR 게이트의 입력에 ‘H'가 입력되므로 Q와 Q' 모두 ’L'이 되고 Q와 Q'의 보수관계가 성립하지 않으므로 금지상태 혹은 부정상태라 하며 사용하지 않는다.R='L'S='L'출력 Q와 Q'가 어떤 값을 가지고 있을 때 출력 Q와 Q'의 값이 아무 변화가 없이 그대로 이전 값을 유지한다.2) NAND 게이트를 이용한 RS 래치2개의 NAND 게이트로 구성할 수 있으며 회로의 동작은 다음 표와 같다.R='L'S='H'R='L'이므로 Q'가 ‘H'가 되고 이 출력 ’H'가 위쪽의 NAND 게이트에 입력되어 Q는 ‘L'이 된다.R='H'S='L'S='L'이므로 Q는 ‘H'가 되고 이 출력 ’H'가 아래쪽의 NAND 게이트에 입력되어 Q'는 ‘L'이 된다.R='L'S='L'Q와 Q' 모두 ‘H'가 되고 보수 관계가 성립하지 않으므로 부정 상태가 된다.R='H'S='H'출력 Q와 Q'의 값이 아무 변화가 없이 그대로 이전 값을 유지한다.3) 클럭 동기 RS 플립플롭앞에서 설명한 RS 래치들은 입력 R, S가 변할 때 출력도 직접 변하지만 디지털 시스템에서는 시스템의 클럭에 따라서만 출력의 변화가 요구되는 경우가 많다. 이렇게 클럭에 따라 출력이 변하는 RS 플립플롭을 클럭 동기 RS 플립플롭이라 하며 그 구성은 그림과 같다. 이 플립플롭을 레벨 트리거드(Level triggered) 플립플롭이라고 하며 에지 틀리거드(Edge triggered) 플립플롭과 구별한다. 그림의 회로는 CP(클럭펄스 : Clock Pulse)에 의해 다음과 같이 동작한다.CP='L'S와 R의 입력이 앞단의 NAND 게이트를 통과하지 못하여 출력은 모두 ‘H'가 되어 뒷단의 플립플롭의 출력에 아무런 변화를 주지 않는다. 즉, 입력 R, S가 변하더라도 출력 Q와 Q'는 아무런 변화 없이 현 상태를 유지한다.CP='H'S와 R이 NAND 게이트를 통해 전달되고 뒷단의 RS 플립플롭이 동작을 하게 되어 입력 R, S에 따라 출력이 변하게 된다.CP가 ‘H'일 때 입력 R, S가 NAND 게이트를 통하면서 반전되므로 그림 4-2(d)의 기능표가 그림 4-3(d)과 같이 바뀌게 된다. 클럭 동기 RS 플립플롭의 입력 R, S와 클럭 펄스 CP에 따른 출력 Q와 Q'의 파형을 그림 4-3(b)에 나타내었다. 초기조건으로 Q와 Q'의 값은 ’L'과 ‘H'로 가정하였다. 그림 4-3(b)에서 보는 바와 같이 입력 R, S가 변하더라도 출력 Q와 Q'는 바로 변하지 않고 CP가 ’H'가 되는 시점에서 변하는 것을 알 수 있다.나. D 플립플롭D 플립플롭은 입력 데이터를 출력에 단순히 전달하는 플립플롭으로 중요한 기능은 클럭 펄스 CP에 따라 동기 되어 전달된다는 점이다. 즉 입력 데이터를 변경하더라도 출력은 바로 바뀌지 않으며 CP가 ‘H'가 되는 시점에 변경된다. D 플립플롭의 구성은 그림 4-4(a)와 같다.D 플립플롭을 나타내는 회로로서 앞 절의 클럭 동기 RS 플립플롭과 유사한 구조를 가지고 있다. 차이점으로는 두 개의 입력 R과 S가 하나의 입력 D로 바뀐 것으로 입력 D가 클럭 동기 RS 플립플롭의 입력에 S에 그대로 연결되고 입력 R에는 입력 D가 NOT 게이트를 거쳐 연결되는 것이다. 이렇게 구성된 회로의 동작은 다음과 같다.D='L'클럭 동기 RS 플립플롭의 S='L', R='H'인 경우와 같게 되어 Q='L', Q'='H'가 된다.D='H'클럭 동기 RS 플립플롭의 S='H', R='L'인 경우와 같게 되어 Q='H', Q'='L'가 된다.다. JK 플립플롭JK 플립플롭은 RS 플립플롭을 개선한 것으로 RS 플립플롭에서 R='H', S='L'인 경우에 금지 상태가 되어 사용되지 않는 경우에 출력이 반전되도록 외부회로를 추가한 것이다. 즉, R='H', S='H'인 경우에 현재의 출력 Q값이 ‘L'이었다면 CP를 인가한 후에는 출력 Q가 ’H'가 되고, ‘H'이었다면 출력 Q는 ’L‘이 된다.JK 플립플롭에서 입력 J는 RS 플립플롭의 입력에 S에 해당되고, 입력 K는 입력 R에 해당한다. 그림 4-5(a)에서 NOR 게이트로 구성된 RS 플립플롭을 이용하여 구성한 JK플립플롭을 나타내었다.JK 플립플롭의 동작을 기능표로 나타내면 그림 4-5(c)와 같다. 그림 4-5(c)에서 CP='L'일 경우와 CP=‘H'일 경우에 따라 JK 플립플롭의 동작이 달라지는 것을 알 수 있는데, 이를 정리하면 다음과 같다.CP='L'입력 J, K에 무관하게 출력 Q와 Q'는 아무런 변화가 없이 이전 값을 유지한다.CP='H'입력 J, K에 따라 출력이 변화한다.또한 JK 플립플롭에서는 출력 Q와 Q'의 값을 CP와 무관하게 원하는 결과를 얻기 위해 출력 Q를 ‘H'로 하는 Preset 단자와 ’L'로 하는 Clear 단자를 두고 있는데 이의 구성은 그림 4-6(a)과 같다. 이 경우 Preset 단자와 Clear 단자는 각각 비동기 PR, CLR로 부른다.그림 4-6(a)를 보면 PR 단자와 CLR 단자가 추가되어 있는데 JK 플립플롭이 정상 동작할 때는 PR와 CLR 단자에 ‘H'가 입력되어야 한다. 그러나 PR 단자에 ’L'이 입력되면 Q는 ‘H', Q'는 ’L'이 되고 CLR 단자에 ‘L'이 입력되면 Q는 ’L', Q'는 ‘H'가 된다. 즉 PR과 CLR의 기능이 사용되지 않을 때는 ’H'가 입력되어야 하고 사용할 때에는 ‘L'이 입력되어야 한다. 이렇게 PR과 CLR 단자가 ’L'일 경우에 동작하는 논리를 부논리라고 한다. PR과 CLR에 따른 출력 Q와 Q'의 동작을 그림 4-6(c)에 기능표로 나타내었다.라. T 플립플롭T 플립플롭은 Toggling(반전) 플립플롭의 약자로 입력 T 단자와 출력 Q, Q'를 갖는다. T 플립플롭은 JK 플립플롭에서 J=K='H'인 경우에 CP를 인가하면 Q와 Q'가 반전되는 기능만을 채택한 플립플롭이다. 현재의 출력 Q가 ‘L'이든 ’H'이든 상관없이 입력 TEKS자에 클럭 펄스가 인가되면 출력 Q와 Q'는 반전된다.T 플립플롭은 RS, JK, D 플립플롭으로 구성할 수 있으며 구성 방법을 그림 4-7(a)에 나타내었다. 여기서는 CP에 ‘o'(NOT)가 없으므로 CP가 ’L'에서 ‘H'로 변할 때 출력이 반전된다.그림 4-7(a)의 회로는 다음과 같이 동작한다.RS 플립플롭을이용한 경우Q='L', Q'='H'인 경우 S='H', R='L'이므로 CP가 입력되면 Q='H', Q'='L'이 된다. 이때 S='L', R='H'가 되므로 다시 CP가 입력되면 Q='L', Q'='H'가 되어 CP가 입력 될 때마다 출력 Q는 ‘L'에서 ’H'로 또는 ‘H'에서 ’L'로 반전된다.D 플립플롭을이용한 경우Q='L', Q'='H'인 경우 D='H'이므로 이때 CP가 입력되면 Q='H', Q'='L'이 되고 D='L'이 된다. 다시 CP가 입력되면 Q='L', Q'='H'가 된다. 이와 같은 동작이 CP가 입력될 때마다 반복되어 T 플립플롭과 같이 동작한다.
디지털공학실험 ? 3장, 진리표 결과보고서◈ 실험 결과1)? 브레드보드를 이용해 논리회로를 표현☞ 회로의 수식화 :bar{(AB)} `=` bar{A} +BAR{B}☞ A = ‘H’, B = ‘H’ 일 때 [그림 3-10] 회로를 측정하는 장면☞ F1 측정값 : ‘L’ABF1LLHLHHHLHHHL☞ [그림 3-10] 회로의 진리표2)? 브레드보드를 이용해 논리회로를 표현회로의 수식화 :BAR{A} + BAR{B}☞ A = ‘L’, B = ’L’ 일 때 [그림 3-11] 회로를 측정하는 장면☞ F2 측정값 : ‘H’ABF2LLHLHHHLHHHL☞ [그림 3-11] 회로의 진리표3)? 브레드보드를 이용해 논리회로를 표현회로의 수식화 :A(BAR{A}+B) = AB☞ A = ‘H’, B = ‘H’ 일 때 [그림 3-12] 회로를 측정하는 장면☞ F 측정값 : ‘H’ABFLLLLHLHLLHHH☞ [그림 3-12] 회로의 진리표◈ 결과 검토 및 나의 고찰이번 실험은 2장 일반 논리 게이트 응용 실험과 함께 진행 하였는데 앞 장의 결과 보고서에도 기술했듯이 처음에 브레드보드를 다루는 것과 회로를 구성하는 것이 익숙지 않아서 여러 개의 회로를 구성하고 빼고 했어야 해서 시간이 상당히 오래 걸렸다. 그래도 제일 처음 회로를 구성해보고는 적응이 돼서 나머지 회로는 빠르게 구성할 수 있었다.실험을 통해 이론으로 배웠던 여러 법칙과 드모르강의 정리를 회로를 통해 눈으로 확인 할 수 있었다. [그림 3-10]과 [그림 3-11]이 드모르강의 정리를 확인 할 수 있는 실험으로써 F = (AB)' = A' + B' 이라는 것을 알 수 있었다. 또한 [그림 3-12]실험에서 F = A(A' + B)에서 분배법칙을 하면 = AA′ + AB 가 되고 AA′ = 0 이므로 F = A(A' + B) = AB로 여러 법칙을 이용해요 복잡한 회로를 간략화 할 수 있음을 배웠다.
디지털공학실험 ? 진리표 예비보고서1. 목적가. 부울대수의 기본 논리 연산과 정리를 이해한다.나. 논리회로를 이용하여 논리식을 표현하고, 회로를 간략화하는 방법을 공부한다.다. 드모르강의 정리를 이해하고 논리식에 적용하는 방법을 공부한다.2. 이론가. 기본 논리 연산(Logical Operation)논리합OR덧셈 또는 OR연산 이라고 하며 기호는 (+)이다.A + B = C0 + 0 = 00 + 1 = 11 + 0 = 11 + 1 = 1논리곱AND곱셈 또는 AND연산 이라고 하며 기호는 (?)이다.A ? B = C0 ? 0 = 00 ? 1 = 01 ? 0 = 01 ? 1 = 1논리보수또는 역(Inversion)NOT연산 이라고 하며 기호는 (-) 또는 (′) 이다.A' = B0' = 11' = 0나. 부울대수의 정리와 법칙1) 교환법칙① A + B = B + A② A ? B = B ? A2) 결합법칙① A + (B + C) = (A + B) + C = A + B + C② A(BC) = (AB)C = ABC= ABC= ABC3) 분배 법칙① A(B + C) = AB + AC= X= X4) 흡수법칙① 0 + A = A② 1 + A = 1③ A + A = A④ A + A' = 1⑤ 0 ? A = 0⑥ 1 ? A = A⑦ A ? A = A⑧ A ? A' = 0⑨ (A')' = A5) 기타법칙A + AB = A(1 + B) = A ? 1 = AA + A'B = (A + AB) + A'B = A +(AB + A'B) = A + (A + A')B = A + B다. 드모르강의 정리 (DeMorgan’s Theorems)수식을 변수의 합이나 곱의 형태로 바꾸어 식을 단순화하는 데 사용된다.1) 드모르강의 정리 1bar {A+B+C+ CDOTS} = bar {A} BULLETbar {B} BULLETbar {C} BULLET CDOTS OR 연산된 두 개 이상의 변수의 보수는 각 개별적인 변수의 보수들을 AND 연산한 것 과 같다.2) 드모르강의 정리 2bar {A BULLET B BULLET C BULLET CDOTS} = bar {A} + bar {B} + bar {C} +CDOTS AND 연산된 두 개 이상의 변수의 보수는 각 개별적인 변수의 보수들을 OR 연산한 것 과 같다.라. 조합논리회로 설계조합논리회로는 입력의 조합에 의해서만 출력이 결정되는 회로이다. 조합논리회로를 설계하기 위해서는 우선 설계하려는 회로의 기능을 입출력관계에 대한 논리식으로 표현하여야 한다. 이 때 모든 경우의 입력에 대응되는 출력을 고려해야 한다. 회로의 간략화 방법을 이용하면 단순한 회로(게이트의 수 혹은 입력의 수가 작은 회로)로 구현할 수 있다.◆ 입력 : A, B, C◆ 출력 : Y◆ 기능 : ① A, B, C가 모두 'H'일 때 출력이 'H'② B, C만이 'H'일 때 출력이 'H'③ 만이 'H'일 때 출력이 'H'④ 위와 다른 경우의 입력조합일 때 출력이 'L’1) 입력과 출력 관계의 표현입출력 관계를 표현하는 방법으로 진리표, 논리식, 카노맵(Karnaugh map) 등으로 표현한다.① 진리표로 표현하는 방법② 논리식으로 표현하는 방법위 진리표에서 출력 Y를 논리식으로 표현하면 아래와 같다.Y = A′ ? B ? C′ + A′ ? B ? C + A ? B ? C③ 카노맵(Karnaugh map)으로 표현하는 방법위 진리표를 카노맵으로 표시하면 아래와 같다.2) 간략화간략화 방법으로는 부울대수의 기본논리와 정리를 이용하는 방법, 카노맵을 이용하는 방법, Tabular 방법 및 소프트웨어를 이용하는 방법 등이 있다.① 논리식과 기본 정리를 이용하는 간략화Y = A′BC′ + A′BC + ABC= A′BC + A′BC + A′BC + ABC= A′B(C′ + C) + BC(A′ + A)= A′B + BC② 카노맵 방법카노맵에서 ‘H’를 묶으면 다음과 같고 공통항을 논리식으로 쓰면 아래와 같다.Y = A'B' + AC3) 논리식의 구현간략화된 논리식을 소자로 구현하는 방법은 사용하는 소자에 따라 다양하나 여기서는 게이트를 사용하는 방법만을 소개하며 위의 식을 아래와 같이 구현 할 수 있다.3. 예비보고가. 이 장의 실험 목적에 대해서 스스로 생각해 보고 기술하라.앞서 2장에서 배우고 익혔던 논리 게이트를 이용해 연산을 해보며 이해하고 실험으로써 직접 눈으로 확인 한다. 또한 여러 법칙과 정리를 이용하여 식을 논리식을 자유자재로 다룰 수 있게 되고 회로를 간략화 하는 방법을 알 수 있다. 마지막으로 회로를 보고 간략화 하는 여러 방법을 익힐 수 있다.나. 진리표를 이용해서 (A'B')' = A + B, (A' + B')' = AB 가 성립됨을 보여라.① (A'B')' = A + B(A'B')'입력출력ABF111101011000A + B입력출력ABF111101011000② (A' + B') = AB(A' + B')'입력출력ABF111100010000AB입력출력ABF111100010000다. (A'B'C + A'B)' = A + (BC)' 의 관계식을 증명하고, 이를 논리회로로 표현하라.(A'B'C + A'B)' = (A'B'C)'(A'B) < 드모르간 법칙 >= (A + B + C')(A + B') < 드모르간 법칙 >= A + AB’ + BA + C'A + C'B’ < 분배 법칙>= A(1 + B' + B + C') + C'B < A에 대한 결합법칙>= A + C'B라. 다음 진리표를 보고 질문에 답하라.1) 위의 진리표를 논리식으로 표현하라.
2016 상반기 에스에프에이 제어설계 자기소개서(합격)
