3장 진리표 예비

목차

1. 목적

2. 이론
가. 기본 논리 연산(Logical Operation)
나. 부울대수의 정리와 법칙
다. 드모르강의 정리 (DeMorgan’s Theorems)
라. 조합논리회로 설계

3. 예비보고
가. 이 장의 실험 목적에 대해서 스스로 생각해 보고 기술하라.
나. 진리표를 이용해서 (A'B')' = A + B, (A' + B')' = AB 가 성립됨을 보여라.
다. (A'B'C + A'B)' = A + (BC)' 의 관계식을 증명하고, 이를 논리회로로 표현하라.
라. 다음 진리표를 보고 질문에 답하라.

본문내용

1. 목적
가. 부울대수의 기본 논리 연산과 정리를 이해한다.
나. 논리회로를 이용하여 논리식을 표현하고, 회로를 간략화하는 방법을 공부한다.
다. 드모르강의 정리를 이해하고 논리식에 적용하는 방법을 공부한다.

<중 략>

라. 조합논리회로 설계
조합논리회로는 입력의 조합에 의해서만 출력이 결정되는 회로이다. 조합논리회로를 설계하기 위해서는 우선 설계하려는 회로의 기능을 입출력관계에 대한 논리식으로 표현하여야 한다. 이 때 모든 경우의 입력에 대응되는 출력을 고려해야 한다. 회로의 간략화 방법을 이용하면 단순한 회로(게이트의 수 혹은 입력의 수가 작은 회로)로 구현할 수 있다.

◆ 입력 : A, B, C
◆ 출력 : Y
◆ 기능 : ① A, B, C가 모두 'H'일 때 출력이 'H'
② B, C만이 'H'일 때 출력이 'H'
③ 만이 'H'일 때 출력이 'H'
④ 위와 다른 경우의 입력조합일 때 출력이 'L’

1) 입력과 출력 관계의 표현
입출력 관계를 표현하는 방법으로 진리표, 논리식, 카노맵(Karnaugh map) 등으로 표현한다.

참고 자료

없음