삼성전자 2024년 상반기 파운드리 회로설계 면접 기출직무면접자기소개 후PT문제1. 디지털 회로 설계2. Mosfet 소자2-1. mosfet의 ID, Vds의 관계 그래프2-2. mosfet 기반의 CS Amp2-3. mosfet의 식 중, 캐리어의 이동도와 문턱전압 조절에 따른 변화3. 아날로그 회로(저전력 회로)간단한 질문1. 공정설계말고 회로설계를 지원한 이유는?EMC, SI, PI의 관계를 설명 및 이러한 것들의 관계를 통해 회로를 설계하는 것이 적성에 맞다고 설명2. SW활동들은 왜 했는가? 취미인가?연관성은 크게 없지만 SW프로젝트를 진행하기 위해 들였던 도전과 끈기를 바탕으로 설계 직무에 적용할 수 있다 설명.2-1 SW 취미 맞는거죠?맞다고 대답인성 면접1. 자기소개.2. 다른 부서도 많은데 왜 파운드리 사업부를 지원했는가?3 공백기동안 말했니?부족한 부분을 인지하고 하만 반도체 설계교육을 들음으로써 전공과 실무역량을 향상함.4. SW 오랫동안 했는데 정규직 제안 안왔나?~타기업 자진납세 후, 당연히 제안 왔었지만 하고 싶고 전공으로 하고싶은 일은 설계라 거절하였다 답함-5. Virtuoso는 모든 부서에서 다 쓰이는데 왜 하필 파운드리 사업부인가?Sram을 설계하는 과정에서 잘 설계된 IP, PDK의 중요성을 다시 알게 되었고 이러한 POK 소자를 개발하고 싶어 지원→ 대답 잘못함 PDK 소자 같이 쓰면 안되는 단인데 같이 사 용하여 면접관 중 한명한테 지적당함..5-1. 다른 이유인가, 잘 생각나지 않았지만 뭔가 물어봤는데 기억이 안남.인정하였는데 좋은 대답은 아니었던 것 같음..6. SW랑 지금 이 부서랑 무슨 관련이 있나?큰 연관성은 없지만 블렌딩이라는 코딩 연구 업체에서 다양한 프로젝트를 진행하면서 발 휘했던 끈기와 노력 도전을 발휘하여 파운드리 회로설계 업무에서도 빠르게 적응하여 PDK나 IP를 개발하는데 큰 도움이 될 것.
삼성전자 2024년 상반기 파운드리회로설계 합격 자소서삼성전자를 지원한 이유와 입사 후 회사에서 이루고 싶은 꿈을 기술하십시오.회사를 선택할 때 목표를 달성하기 위해 끊임없이 시도하고 노력하는 문화가 가장 중요하다고 생각합니다. 삼성전자 및 파운드리 부서는 세계 1위 파운드리 기업으로 도약하기 위하여 끊임없는 투자와 기술 혁신을 추구하는 열정적이고 진취적인 문화를 가졌습니다. 따라서, 저는 이러한 문화 속에서 삼성전자와 함께 발전해 나가고자 하여 지원하였으며 삼성전자에 입사하기 위해 다음과 같은 역량을 키웠습니다.1. Cadence의 OrCAD(PSpice)를 이용하여 저잡음 회로, 정류기와 증폭기 등을 구현 및 검증하였습니다. 또한, Virtuoso를 이용하여 16x1 MUX, CS Amp와 같은 회로를 설계해 보고 4bit Register와 SRAM을 모두 포함하는 One Chip IC layout Design을 진행하였습니다.2. Vivado와 Verilog를 이용하여 디지털 논리 게이트, 가감산기와 Flip Flop 그리고 이를 활용한 카운터 및 레지스터 등의 RTL 회로를 설계하였으며, FPGA에 적용하여 실제 동작을 검증하였습니다.입사 후 Cadence의 Virtuoso와 같은 EDA Tool을 활용하여 팰리스 고객의 요구에 부합하는 소형화 및 고효율의 Foundation IP를 제공하여 고객에게 신뢰와 만족감을 제공할 것입니다. 이를 통해 Library 개발 역량을 갖춘 회로설계 분야의 전문가가 되어 삼성 전자와 함께 성장할 것입니다.본인의 성장과정을 간략히 기술하되 현재의 자신에게 가장 큰 영향을 끼친 사건, 인물 등을 포함하여 기술하시기 바랍니다. (※작품 속 가상인물도 가능)저의 가치관은 "끊임없는 노력은 결과로 보답한다."입니다. 어린 시절, 아버지께서 장기를 가르쳐 주셨습니다. 이때, 상대와 서로의 수를 끊임없이 예측하는 것이 저에게 큰 즐거움을 주었으며 후에는 최고 수준인 9단을 달성하고자 하는 열망이 생겼습니다. 초기에는 7급에 머물렀지만, 다음과 같이 끈질기게 노력하여 극복하였습니다. 먼저, 항상 상대의 수를 앞서 생각하였습니다. 그다음, 복기를 통해 실수했던 점과 더 나았던 수를 생각하였습니다. 이러한 노력 결과, 최정점인 9단을 달성할 수 있게 되었으며, 포기하지 않고 계속 노력하면 결국 결과를 낼 수 있다는 것을 배웠습니다.1. 학부 4학년 때, 졸업 프로젝트로 1024bit DRAM 회로를 설계하여 발생했던 문제를 다양한 시도 끝에 해결한 경험이 있습니다. 먼저, DRAM 회로(Cell, Precharge 등)를 LTspice의 Netlist와 Schematic을 활용하여 구현하였습니다. 그다음, 시뮬레이션을 통 한 검증 도중 Cell의 25%가 커패시터에 전하를 채워주는 Refresh 과정에서 문제가 발 생하여 read 동작이 정상적으로 작동하지 않는 것을 발견하였습니다.이를 해결하기 위해 Dram과 MOSFET에 대한 자료를 찾아보고 주간 미팅에 참여하여 교수님, 동기들과 소통하며 원인을 발견하고 해결책을 찾기 위해 노력했습니다. 그 결과, NMOS와 PMOS의 캐리어의 이동도가 달라 width 값을 달리해줘야 한다는 것을 발견하였지만, 두 가지 문제가 추가적으로 발생하였습니다. 첫째는 width 만을 조절하는 방법으로는 write 과정에서 제대로 데이터를 쓰지 못한다는 것이며 둘째는 전체적인 크기 가 커지는 것이었습니다.여기서 포기하지 않고 read와 관련된 동작을 계속해서 생각한 결과, 커패시터 용량과 precharge의 전압인가 타이밍을 조절함으로써 read 과정을 제어할 수 있다는 것을 파 악하였습니다. 따라서, 커패시터 용량을 0.05pF, Precharge의 전압인가 타이밍을 WL과 0.7ns 겹치게 설정하여 Cell의 read 가동률을 100%로 끌어올릴 수 있었습니다.2. Blending이라는 코딩 전문 업체에서 X-ray 객체 탐지 딥러닝 프로젝트를 진행하여 여러 시행착오 끝에 탐지 정확도를 개선한 경험이 있습니다. 해당 프로젝트는 Python과 파이토치 기반의 YOLOVS를 이용하여 탐지하는 것으로 초기에는 탐지 정확도가 약 40%로 낮았지만, 여러 시행착오와 노력을 바탕으로 이를 향상할 수 있었습니다.처음에는 epoch 횟수와 batch 크기를 조절하였는데 큰 효과를 얻지 못했습니다. 가장 큰 성능 향상을 이끈 것은 데이터 세트를 각각 50개에서 1000개로 늘리며 YOLOVE 시리즈인 모델 대신 더 복잡한 CNN 아키텍처를 보유한 m 모델을 사용한 것으로 탐 지 정확도를 98%까지 향상할 수 있었습니다.이러한 가치관과 경험을 토대로 파운드리 회로 설계 엔지니어로서 어려움에 직면할 때마다 해결책을 모색하고 끊임없이 도전하는 자세를 갖출 것입니다.최근 사회 이슈 중 중요하다고 생각되는 한 가지를 선택하고 이에 관한 자신의 견해를 기술해 주시기 바랍니다.현재 급속한 AI의 발전으로 파운드리 설계 엔지니어들의 역량이 AI 시장을 선점하는데 큰 영향을 미칠 것으로 생각합니다. 4차 산업혁명으로 스마트팩토리와 자율주행 등 모든 산업에서 AI가 다방면으로 활용되고 있습니다. 예를 들어, OPENAI와 스타트업 기업 인 피규어 AI가 협업해서 사람지능을 모방한 휴머노이드 피규어 01을 개발한 것과 같이 삼성을 비롯한 다른 기업들도 AI 기술에 대한 투자를 확대하고 있어 AI가 빅테크 기 업들의 주요 경쟁 분야 중 하나로 성장하고 있음을 볼 수 있습니다.이러한 추세에 의해 AI가 데이터를 처리하는 연산 속도와 관련된 넓은 대역폭을 가진 HBM의 역할이 중요해지고 있으며, HBM의 적재된 DRAM을 컨트롤하기 위한 시스템 반도체인 로직 다이들 소형화, 비용 등 다양한 측면에서 고려하여 설계하는 것 역시 중 요해지고 있습니다.그 결과, 다이 Design role에 맞는 고효율 최소화된 회로를 설계하기 위한 파운드리 분야가 혁신적인 제품을 개발하여 선단 공정 DM을 개발하고 AI 시장에서의 경쟁 우위를 확보하는 데 큰 영향을 미칠 것으로 생각됩니다. 따라서, 실패에도 불구하고 포 기하지 않는 노력과 협력, 그리고 소통을 통해 해결책을 찾아 나가는 노력이 파운드리 엔지니어의 필수적인 역량이 필수적으로 요구될 것이라 생각합니다.저는 SRAM과 DRAM 그리고 Python을 이용한 손 이미지 분석 등 다양한 프로젝트를 수행하면서 발생했던 문제들을 실패해도 계속해서 시도해 보았습니다. 또한, 다른 동료 들과 소통하고 협력하여 문제를 해결함으로써 파운드리 회로설계 엔지니어로서의 역량을 향상해 왔습니다. 이러한 역량을 이용하여 삼성전자 파운드리 회로설계 부서에서 Library. Analog Digtal IP 등 다양한 회로 Schematic을 통한 시뮬레이션과 layout의 DRC와 LVS 과정에서 발생하는 문제를 해결해 나갈 것입니다. 이를 바탕으로 삼성전자 가 AI 파운드리 시장에서 우위를 차지하는 데 기여하겠습니다.지원한 직무 관련 본인이 갖고 있는 전문지식/경험(심화전공, 프로젝트, 논문, 공모전 등)을 작성하고, 이를 바탕으로 본인이 지원 직무에 적합한 사유를 구체적으로 서술해 주시기 바랍니다.하만 세미콘 반도체 설계 교육에서 조원 3명과 함께 다른 사람들이 도전하지 않은 독창적인 주제를 선정하여 차별화된 One Chip을 설계하였습니다. 해당 프로젝트는 Cadence의 Virtuoso를 이용하는 것으로 초기에 저희 조는 4bit Register를 설계하기로 하였지만 독창적인 결과를 창출하기 위해 저는 SRAM을 추가하는 것을 제안하였습니다. 하지만, SRAM에 대한 이론을 저밖에 모르고 프로젝트 기간이 3일로 매우 촉박했기 때문에 구현 성공을 보장할 수 없었습니다. 따라서, 임원들과 상의 끝에 저는 4bit Register의 Schematic 까지만 설계하고 별도로 혼자 SRAM을 제작하여 구현에 성공하 면 공유하기로 하였습니다.먼저, 인버터로 Cell과 read 동작과 관련된 Precharge와 같은 회로의 Schematic을 설계하였으며 시뮬레이션 검증을 통해 write 동작이 data가 low 상태일 때 전압이 하강하지 않는 문제를 발견하였습니다. 이전에 DRAM을 설계한 경험을 바탕으로 해당 문제의 원인과 해결하는 데 오랜 시간이 걸림을 알 수 있었던 저는 4bit Register의 설계가 끝난 조원 1명에게 SRAM의 동작 원리를 가르치고 Schematic을 공유하여 해결 방법에 관한 다양한 case들을 협력하여 시도해 보았습니다.그 결과, NMOS의 Gate에 가하는 VDD의 값을 0.5V 낮게 설정함으로써 문제를 해결하여 layout까지 진행할 수 있었습니다. 그 후, 설계한 SRAM과 4bit register layout을 서로 공유하고 제작에 도움을 줌으로써 다른 조와 차별화된 IC One Chip을 제작할 수 있었습니다. 이러한 경험을 통해 신뢰와 협력은 책임감을 더 커지게 하며 더 큰 책임감은 곧 더욱 노력하게 되는 원동력이 되어 최상의 결과를 이뤄낼 수 있다는 것을 배웠습니다. 또한, 이는 기술혁신과 발전을 기반으로 하는 파운드리 사업부 회로설계 부서에서 믿고 맡길 수 있는 책임감 있는 동료로 성장할 수 있을 것입니다.
삼성전자 파운드리 면접질문 2024 상반기
