"vhdl 7segment"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

xilinx VHDL Segment 학번 vhdl 신호등 vhdl vhdl 스탑워치 엘리베이터 회로 논리회로 시계 vhdl 타이머

EasyAI “vhdl 7segment” 관련 자료

+xilinx와 vhdl을 이용한 7-..등록일 2007.12.28 | 총 2,501자 | 14페이지 | 2,000원
+[전자공학 ] VHDL으로 7 seg..등록일 2004.03.11 | 총 1,853자 | 8페이지 | 1,500원

외 45건 중 선별하여 새로운 문서 초안을 작성해 드립니다

생성하기

"vhdl 7segment" 검색결과 1-20 / 115건

판매자 표지는 다운로드시 포함되지 않습니다.

판매자 표지

VHDL, ABEL - 7 segment

가 일치하는 것으로 보아, 16진수를 표시하는 7segment decoder로써 동작함을 알 수 있다. 인에이블 값이 0일 때는 동작하지 않는다.(2) VHDLlibrary ... ,1,0]->[0,0,0,0,0,0,0];"E[1,1,1,1,1]->[0,0,0,0,0,0,0];"FEND seven_segment☞ 시뮬레이션 파형을 보면, 설계한 진리표와 결과 ... [Report 6-1] : ABEL, VHDL PGM for 74491. 조건- Display : 0~9, A, B, C, D, E, F- 4 input bits

리포트 | 4페이지 | 1,000원 | 등록일 2012.07.12

다운로드 장바구니
판매자 표지

VHDL을 이용한 설계-7 segment

에 따라서 segment의 출력이 결정되기 때문에 클럭이 입력, segment가 출력이 된다. 클럭입력은 ‘0’과 ‘1’을 가지는 std_logic으로 정의되고, segment는 7개 ... 의 신호로 결정되기 때문에 6bit를 가지는 std_logic_vector로 정의된다. segment vector의 MSB부터 차례로 a, b, c, d, e, f, g성분이 된다 ... 및 변수들을 처리한다. Process문이 begin되기 전에 사용할 변수를 정의할 수 있는데, segment의 출력을 제어하기 위해 integer형 변수 k를 정의

리포트 | 4페이지 | 1,000원 | 등록일 2012.07.12

다운로드 장바구니
VHDL을 이용한 7segment 구구단 프로그램(BOOTH 알고리즘 구현, 시연동영상 포함)

리포트 | 3,000원 | 등록일 2015.04.12 | 수정일 2015.06.17

다운로드 장바구니
[vhdl] 7segment, testbench파일 포함

.ALL;entity seg77 is port (CLK_4M,RSTB : in STD_LOGIC;SEG : out STD_LOGIC_VECTOR (6 downto 0);DIGIT ... : buffer STD_LOGIC_VECTOR (5 downto 0));end seg77;architecture behavioral of seg77 issignal clk_500: s ... td_logic;signal cnt: std_logic_vector(20 downto 0);begin------------------자리선택---------------process

리포트 | 4페이지 | 1,000원 | 등록일 2008.06.14

다운로드 장바구니
[VHDL 설계] 2-TO-1 MUX 와 7-segment 설계

Problem) 2-TO-1 MUX와 7-segment를 각각 text Design(VHDL)으로 설계하여 검증(simulate)을 하고 각 symbol을 이용하여 아래 그림 ... 과 같이 설계하고 다시 검증(simulate)하시오.▶ 2-TO-1 MUX① text Designentity mux1 is -- 입 ... 출력 포트의 정의port(s : in bit; -- select 포트, 비트로 표시d0: in bit_vector(3 downto 0

리포트 | 3페이지 | 1,000원 | 등록일 2009.02.08

다운로드 장바구니
판매자 표지

xilinx와 vhdl을 이용한 7-segment 디지털시계구현(소스포함)

거나 끔으로서 10진 숫자를 표시하도록 되어 있다. 여기서 막대 모양의 LED 하나 하나를 세그먼트(segment)라고 하며, LED가 7개 사용됨으로 7세그먼트 표시기라고 이름 ... 이 붙여졌다.그림 2 / ※ SYS-Lap 5000의 7-segment 소자2) 구현하는 SYS-Lap 5000에서는 6개의 7-segment 모듈을 하나로 구성한 소자를 사용 ... 한다. 기본적인 것은 그림 1과 같으나 7-segment의 개별 led를 구동하는 핀과 각각의 숫자를 구동하는 핀으로 구성되어있다. SYS-Lap 5000에서는 출력하려는 자리에 해당

리포트 | 14페이지 | 2,000원 | 등록일 2007.12.28

다운로드 장바구니
[전자공학 ] VHDL으로 7 segment 디코더 설계

rystal display)와 같은 디스플레이 장치를 사용하는 디지털 시계나 전자계산기에서 발견할 수 있다. BCD-7세그먼트 디코더(BCD to 7segment decoder)는 BCD ... ▲ 이 론이번 실험은 2개의 2bit 입력을 받아서 7-Segment를 동작시키는 실험이다.먼저 2bit - 2input을 받아서 더한값을 3bit로 출력한다. 이때에 최대값 ... 는데, 디코드된 입력값은 7-Segment을 동작시키기 위한 값으로 출력된다. 여기서 입력값이 최대 6 이므로, 7-Segment에 표시되는 숫자는 0∼6 까지의 범위라는 걸 기억

리포트 | 8페이지 | 1,500원 | 등록일 2004.03.11 | 수정일 2021.12.21

다운로드 장바구니
논리회로실험) 7 segment 프로젝트 1 예비

은 컴퓨터 모니터에서 사용되는 RGB 정보를 TV에서 수신할 수 있는 아날로그 형태의 NTSC 방식의 신호로 변환하여 주는 장치로 사용된다.(3) 7 segment- 7세그먼트 표시 ... 에 불을 켜거나 끔으로서 10진 숫자를 표시하도록 되어 있다. 여기서 LED가 7개 사용되어 7 segment로 불린다.- 애노드 공통형(common-anode type)과 캐소드 ... 의 십진 출력을 요하는 전자 회로와 마이크로프로세서에서 많이 사용되며, 일부는 BCD로 덧셈과 뺄셈 등의 간단한 연산을 할 수 있는 명령을 갖추고 있다.(5) BCD to 7 s

리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니
[논리회로설계실험]VHDL을 활용한 CLOCK설계

의 process를 이용하여, 7segment의 값들을 각각 지정하고, 클럭의 시간을 연산하여, 현실의 1초가 지날 때 마다 segment의 값이 바뀌도록 구현한다. 각각 ... us) 우리 눈에는 동시에 모든 자리 숫자가 연산 되어 나타나는 것으로 보인다. 매우 짧은 시간동안 계속해서 값을 연산하여 7segment에 나타나지만, 우리 눈은 LED가 항상 켜 ... 져있는 것으로 생각하여 clock을 구현하게 된다. 아래 그림은 실습시 이용한 FPGA이고, 상단에 7segment 6자리로 구성된 display가 있다.그림1. FPGA(Rov

리포트 | 12페이지 | 2,000원 | 등록일 2021.06.26

다운로드 장바구니
A+학점인증 디지털시스템설계 프로젝트 Traffic Lights Controller 신호등 제어기 보고서(코드, 설명 포함)

하였습니다.--7 segment display signals--For 7 segment transform BCD forms: 7-segment를 표현하기 위한 신호와 BCD와 값 ... 1k Hz를 정의하여서 사용하였습니다.)--3번 분주하여서 사용하였습니다. (3번 분주 시 1Hz, 주기가 1초인 클럭 사용 가능.)-- 7-segment 와 BCD code를 서로 맞게 입력 하였습니다 ... 목표-조건에 맞는 Traffic lights controller를 설계하고 VHDL을 이용하여 구현할 수 있다.1) Code analysis■ 10Hz가 너무 느려서 교수님

리포트 | 6페이지 | 5,000원 | 등록일 2021.04.07

다운로드 장바구니
논리회로설계실험 스탑와치(stopwatch) 레포트

논리회로설계 실험 설계과제 보고서주제 : #2 STOPWATCH 설계1. 설계 배경 및 목표1) 설계 배경지난 설계과제를 통해 BCD가산기를 만들었고, 7segment를 통해 ... 이 분주되도록 설계하고, 7segment를 이용하여 시간을 표기한다. 또한 디바운싱 코드를 이용하여 채터링 현상을 방지해 정지, 리셋 스위치가 안정적으로 동작하도록 설계한다.2 ... 를 하나의 상태로 일정하게 유지시킬 수 있다.4) 7segment 표시방법7 segment 장치는 7개의 조명조각으로 숫자나 문자를 나타낼 수 있다. 아래의 7 segment 그림

리포트 | 13페이지 | 7,000원 | 등록일 2021.10.09

다운로드 장바구니
논리회로설계실험 - 디코더/엔코더 예비레포트

흐름 모델링으로 설계한 후 시뮬레이션으로 코딩이 올바르게 되었는지 확인한다. 또한 7segment와 bcd코드의 원리에 대해서 알아본다.2. 예비 이론(1) 디코더디코더는 또 다른 ... 데이터를 통신라인의 특성에 맞추는 데에도 엔코더가 사용된다.(3) 7 segment7세그먼트 표시 장치는 7개의 선분(획)으로 구성되어 있으며, 위와 아래에 사각형 모양으로 두 개 ... , D, E, F에 빛을 냄으로써 표현할 수 있다. 7 segment는 이와 비슷한 역할을 하는 점 행렬에 비해 단순하기 때문에 전자 회로의 내부적인 수치를 보여 주는 데 자주 사용

리포트 | 9페이지 | 2,000원 | 등록일 2021.10.09

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 3주차 결과레포트 (A+자료) - Decoder, 7-Segment Display

게끔 7-segment display가 출력되는 모습을 확인할 수 있었다.VHDL을 이용한 구현 (optional)STEP 19:그림 34 – 7-segment display ... 디지털논리회로실험 3주차 실험 보고서목적- 일반적인 binary decoder와 encoder의 동작 원리를 이해한다.- 7-segment decoder의 동작원리를 이해한다. ... 일 때 code 변환을 실행하게 된다. 보통 n-bits의 입력으로 2n-bits의 출력 코드를 발생시킨다.일반적인 decoder-7-segment display-7-segment

리포트 | 34페이지 | 2,000원 | 등록일 2022.09.18

다운로드 장바구니
디지털 논리회로의 응용 가산기/비교기/멀티플렉서/디멀티플렉서

번 실험에서는 대표적인 디코더 중 하나인 BCD to 7-segement decoder에 대해 다루도록 한다. 그림 5와 같은 회로를 구성하고 입력에 따른 7-segment의 출력 ... , 7447, 7483, 7485, 7486, 74139, 741517-segment실험 방법비교기비교기의 기본적인 기능은 두 2진수의 크고 작음을 결정하기 위해 두 수의 크기를 비교 ... Exp#6. 디지털 논리회로의 응용 – 가산기/비교기/멀티플렉서/디멀티플렉서실험 목표비교기의 원리를 이해하고 이를 응용한 회로를 구성할 수 있다.디코더와 인코더의 원리를 이해

리포트 | 10페이지 | 2,000원 | 등록일 2022.03.03

다운로드 장바구니
판매자 표지

[디지털 논리] AND, Not Gate를 이용한 4×10 Decoder을 이용하여 7-Segment 표시 Code 구현 과제 (소스 및 실행화면 포함)

1. 문제개요AND, Not Gate를 이용한 4×10 Decoder을 이용하여, 7-Segment 표시 Code 구현VHDL로 작성한 소스1) AND, Not Gate를 이용 ... 한 4×10 Decoderud_and4.vhdlibrary ieee;use ieee.std_logic_1164.all;--libraryentity ud_and4 isport( in1 ... , in2, in3, in4 : in std_logic;out1 : out std_logic);end ud_and4;--declare and2architecture sample

리포트 | 6페이지 | 1,000원 | 등록일 2020.07.07

다운로드 장바구니
판매자 표지

[A+, 에리카] 2021-1학기 논리설계및실험 Verilog HDL 3 실험결과보고서

Chapter 1. 실험 목적Verilog HDL을 통해 FPGA의 7 segment를 이용하여 Timer를 설계해본다.Chapter 2. 관련 이론ü Verilog HDL ... 과 VHDL- FPGA나 집적회로 등의 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어- IEEE 1364로 표준화되어있으며 회로 설계, 검증, 구현 등의 용도로 사용가능하다.

리포트 | 7페이지 | 2,500원 | 등록일 2023.02.28

다운로드 장바구니
VHDL를 이용한 FPGA설계 레포트코드해석본

5, b6, b7, b8, b9, b10, b11, b12, b13, b14 );signal bstate : bst:=b0;------ button signalsignal s ... : integer range 0 to 800;signal clk_selectseg : integer range 0 to 7 := 0;------ sound signalsignal bu ... ;signal clk6 : std_logic;signal clk7 : std_logic;signal clk8 : std_logic;signal clk9 : std_logic;sign

리포트 | 25페이지 | 2,000원 | 등록일 2021.09.26

다운로드 장바구니
디지털 시계 실습 vhdl 레포트 (12,60진 카운터)

Display 의 약자로서 7세그먼트 표시장치(Seven-segment display)로 표시하기도 한다. FND는 7개의 획으로 구성되어 있으며, 숫자나 문자를 나타낼 수 있다. 각 획 ... -------p.3멀티플렉서의 정의Vhdl를 이용한 코드출력 결과FND Decoder---------------------------------------------------p ... .6FND Decoder 의 정의Vhdl를 이용한 코드출력 결과1초 생성기----------------------------------------------------p.8이론

리포트 | 19페이지 | 2,000원 | 등록일 2020.10.05

다운로드 장바구니
[논리회로설계실험]VHDL을 활용한 LCD설계

1.목적(Purpose)이번실습은 FPGA의 LCD를 조작하는 실습이다. 이전 실습이었던, 7segment를 조작하는 방법과 같이 Process 여러개를 이용하여, 클럭값 ... -display-interfacing-with-altera-fpga-vhdl/ -VHDL로 LCD를 구동하기 Hyperlink "http://linkjapan.co.kr/shop/item ... , Larry L Kinney 7th3. Source & Results1)VHDL Source2)TestBench Source3)Result wave시뮬레이션을 동작시킨후, 콘솔창

리포트 | 7페이지 | 2,000원 | 등록일 2021.06.26

다운로드 장바구니
논리회로설계 실험 디코더 인코더

장치가 잘 인식하도록 바꿔주는 역할을 말한다.인코더(encoder)는 디코더의 반대되는 기능(입력과 출력이 바뀐 기능)을 수행하는 회로이다.(3) 7 segment컴퓨터는 2개 ... BCD로 덧셈과 뺄셈 등의 간단한 연산을 할 수 있는 명령을 갖추고 있다.(5) BCD to 7 segment Decoder컴퓨터3. 실험 내용- 실험 1. 반가산기를 동작적 모델링 ... 논리회로설계 실험 예비보고서 #4실험 4. 디코더 & 인코더1. 실험 목표반가산기와 전가산기에 대해 알아보고 반가산기의 진리표와 논리식을 작성하고 그에 따른 논리회로를 그리고

리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니

이전10개12 3 4 5 6 다음10개

파워링크

신청하기