• 통합검색(187)
  • 리포트(182)
  • 자기소개서(4)
  • 시험자료(1)
EasyAI “verilog 16bit” 관련 자료
외 100건 중 선별하여 새로운 문서 초안을 작성해 드립니다
생성하기

"verilog 16bit" 검색결과 1-20 / 187건

판매자 표지는 다운로드시 포함되지 않습니다.
  • 16bit 가산기 / 16bit adder / Verilog code / 베릴로그코드 설명 결과보고서 포함 / ASIC 설계 / 논리회로 / 디지털 설계
    1. 설계방법 설계한 16-bit adder는 add16을 root module로 하고, 4개의 sub-module인 add4로 구성되어 있다. 각 add4 module은 2개 ... 의 sub-module인 add2로 구성되어 있고, 각 add2는 2개의 sub-module인 fa(1bit full adder)로 구성되어 있다. add16 모듈 ... 의 Hierarchical structure는 이와 같고, sub module들은 개별 file(*.v)로 저장했다. 16-bit adder의 입력은 16 bit augend, 16 bit
    리포트 | 3페이지 | 2,000원 | 등록일 2020.10.17
  • Verilog를 이용한 고성능의 16비트 adder를 설계
    마이크로프로세서 Adder 설계2000 년 0 월 00 일마이크로프로세서1. 설계목적Verilog HDL을 이용하여 고성능의 16비트 adder를 설계한다.2. 설계사항Adder ... 으로 줄어들어 연산 path에 따라 유동적이긴 하나 지연시간을 감소시킬 수 있었다.실제로 Verilog HDL를 사용해서는 Kogge-Stone adder를 radix가 2일 때와 4일 ... 때만 나누어 구현하고 주어진 testbench.v로 시연하여 지연시간을 비교하여 성능향상 여부를 확인하였다.3. 결과분석Verilog HDL waveform은 다음과 같다. 위
    리포트 | 3페이지 | 1,500원 | 등록일 2020.04.15
  • 16비트 순차 나눗셈기 (verilog)
    verilog로 구현한 8비트 순차 나눗셈기로 링카운터,뺄셈기,쉬프터,레지스터,등가비교기를 이용하여 몫을 찾고 나머지값을 구합니다.ps)링카운터를 사용함으로서 일반 카운터를 이용
    리포트 | 10페이지 | 3,000원 | 등록일 2013.11.05 | 수정일 2013.11.09
  • 디지털시스템 verilog16bit ALU구성 프로젝트
    - 상태 레지스터 : 연산 결과의 상태를 나타내는 플래그(flag)2. ALU 설계 # 설계 내용연산에 사용되는 입력 데이터는 16비트인 a, b이고, 출력 값은 16비트인 r ... (result)과 Carry나 Borrow 발생 혹은 오류 발생을 알리는 1비트 c(carry)이다.구현한 연산의 내용은 6개의 기본 연산인 덧셈, 뺄셈, 곱셈, 나눗셈, 오른쪽 Shift, 왼쪽 Shift와 2개의 조별 연산인 AND연산과 a==b연산이다
    리포트 | 8페이지 | 2,000원 | 등록일 2013.05.21
  • N-비트 16진수 순차 나눗셈기(Verilog RTL, Structrual)
    리포트 | 5,000원 | 등록일 2014.04.02
  • verilog - 16bit ALU , ALU based on Adder 구현
    on Adder 의 블록도 (16bit)ALU_based_on_ADDER▶ 게이트 레벨 표현으로 구현한 16비트 ALU 코드 (모듈명 : ALU16bit)▶ 구조적 표현으로 구현 ... )를 배열로 구현한 16비트 고속 가산기 코드 (모듈명 : fast16bit_adder_2)▶ 코딩 ALU가 제대로 작동하는지 알기 위한 Test Bench (모듈명 : tb_ALU ... = 011덧셈X + Y전달XAi = Xi, Bi = Yi, Cin = 0Ai = Xi, Yi = 0, Cin = 0※ Bi = -1 은 B의 모든 (16개) Bit가 1 이라는 의미2
    리포트 | 6페이지 | 1,500원 | 등록일 2013.06.23
  • FPGA를 이용한 디지털 시스템 설계(인하대) 16bit Full Adder 보고서 (verilog코딩)
    FPGA를 이용한 디지털시스템 설계 REPORT1bit, 4bit full adder를 이용한 16bit full adder 설계1. 실험목표이번 실험의 목표는 Verilog언어 ... 를 이용하여 1bit , 4bit fulladder를 설계하고 최종적으로 16bit fulladder를 설계한 후 시뮬레이션하는 것이었다.2. 실험과정 및 소스코드16bit ... 에 Multiplexer를 사용한 설계를 하거나 16bit보다 적은 단위인 1bit,4bit,8bit fulladder를 사용하여 설계할 수 있다.이번에 이용하고자 하는 방법은 1
    리포트 | 12페이지 | 2,000원 | 등록일 2015.09.25
  • 16bit booth multiplier verilog code
    ; wire [16:0] PP0; wire [16:0] PP1; wire [16:0] PP2; wire [16:0] PP3; wire [16:0] PP4 ... ; wire [16:0] PP5; wire [16:0] PP6; wire [16:0] PP7; wire sum_n14, carry_n14; wire sum_n ... [1:0] sum14, carry14; wire sum15, carry15; wire sum16, carry16;
    리포트 | 1,000원 | 등록일 2007.08.02
  • 정실, 정보통신기초설계실습2 9주차 결과보고서 인하대
    실험 결과 보고서(9주차)실험 제목 : 가산기, 감산기 회로실험실험 목적 : Verilog를 사용해 full 가산기, 감산기를 설계하고 n-bit 가산기, 감산기를 구성해본다 ... 연산이 진행된다. 진리표와 결과가 완전히 일치한다.4-bit full adder4비트 full adder의 구조는 간단하게 이해하자면 full adder를 4개사용하여 각 자리수 ... 은 자리수까지 가산을 반복하면 출력은 S3 S2 S1 S0 4비트 숫자와 가장 높은 자리수에서 발생한 자리올림수 Cout이 된다. 그림4는 4비트 full adder의 verilog
    리포트 | 5페이지 | 1,500원 | 등록일 2021.08.31
  • 인하대 컴퓨터구조론 과제 mips pipeline 설계
    된다. Instruction을 decode 하고, 두개의 source register를 읽는다. 또한, Sign Extension으로 16bit의 immediate 값을 32bit으로 extend ... 은 branch target address 계산 시 사용된다. 또한, Sign_Extend 모듈은 16bit를 sign extension 하여 32bit로 만들 때 사용된다. MUX 모듈 ... 컴퓨터 구조론 과제Verilog를 사용한 MIPS의 Pipeline 구현⑴ Vivado를 이용하여 MIPS의 Pipeline 모델이 어떻게 수행되는지 분석1. ALU.VALU
    리포트 | 10페이지 | 2,000원 | 등록일 2021.04.01
  • 5주차 예비보고서- 디지털 시스템 설계 및 실험
    디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험이름 :학번 :실험제목7-segment실험목표1. 4bit binary 를 8bit BCD ... -Segment 블록 다이어그램☞ 기본 7-Segment 회로를 구현한다. 4-bit unsigned binary 입력을 받아서 7-segment 두 자리(0~15)로 출력하는 회로이 ... 다.(선택사항) 기본 회로를 구현하고 보드에 업로드 후 동작확인이 끝나면 4bit add/sub의 결과값을 출력하도록 수정해본다.1. 4bit Binary-to-BCD
    리포트 | 6페이지 | 1,000원 | 등록일 2020.07.29
  • Verilog Basic, FPGA, 시프트 레지스터 카운터 예비레포트
    Verilog Basic, FPGA시프트 레지스터 카운터예비레포트1. 실험 제목1) Verilog Basic, FPGA2) 시프트 레지스터 카운터2. 관련 이론1) Verilog ... Basic, FPGA- Verilog의 구조(1) 시작부분 module의 선언module은 Verilog에서 기본 설계 단위이며 이를 통해 다른 모듈을 포함하는 계층적 구성을 할 ... 에서 필요한 것들을 선언한다.C언어에서 변수 선언하는 것과 유사한 부분이 있다.port (port들의 방향, 비트 폭), reg, wire, parameter 등을 사용한다.begin
    리포트 | 8페이지 | 1,000원 | 등록일 2022.11.06
  • 전전설2 3주차 실험 결과레포트
    가 없다.4’h4를 실제로 비트로 표현한다면 4비트이고 16진수로 4를 나타낸 것이므로 4가 된다.Verilog에서 wire 형과 reg 형의 차이점을 조사하시오.기본 ... Verilog HDL2. 실험목적 : 여러가지 Verilog HDL 언어의 기본 사용법을 익힌다.- 비트 단위 연산자를 이용하는 방법- Gate Primitive를 사용하는 방법 ... 자료 Verilog-HDL 문법 pdf 자료를 읽으시오.Verilog에서 다음의 constant의 의미와 실제로 비트로 표현했을 때 어떻게 나타나는지 조사하시오.Verilog HDL
    리포트 | 23페이지 | 1,000원 | 등록일 2021.11.30
  • 판매자 표지 자료 표지
    논리회로및실험 레포트
    이 없는 경우 32비트 10진수를 나타낸다.- 진수 표현 법b, B : 2진수o, O : 8진수d, D : 10진수h, H : 16진수- 진수에 대응 되는 값2진수 : 0, 1, x ... 논리회로및실험 예비레포트20000001 임0000000000학부목표: - AND,OR,XOR Gate를 이해하고 안다.Verilog HDL 문법을 이해한다.내용 :AND 게이트두 ... ] (두산백과)4) Verilog HDL 문법1. 기본적인 사항- 여백(white space) : 빈칸(space), 탭(tap), carriage return, line feeds 등
    리포트 | 6페이지 | 1,000원 | 등록일 2024.07.14 | 수정일 2024.07.20
  • [서울시립대] 전자전기컴퓨터설계실험2 / Lab03(예비) / 2021년도(대면) / A+
    01x- 2 or 3(마지막 비트는 알 수 없는 값)(3비트 2진수 01x)d. 4’h4- 4(4비트 16진수 4)(4) Verilog에서 wire 형과 reg 형의 차이점을 조사 ... ) Verilog 모델링 예시- 1-bit 반가산기 모델링 예 (Bit operator 사용)- 1-bit 반가산기 모델링 예 (Gate primitive 사용)- 1-bit 반가산기 ... Pre-reportBasic Gates in Verilog날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어의 기본 사용법을 익히고 디지털
    리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16
  • 서울시립대 전전설2 Lab-03 예비리포트 (2020 최신)
    전자전기컴퓨터설계실험Ⅱ예비리포트Lab-03 Basic Gates in Verilog작성일: 20.09.201. 실험목적Verilog HDL의 기본 사용법을 익히고 비트 단위 연산 ... 에서 다음의 constant의 의미와 실제로 비트로 표현했을 때 어떻게 나타나는지 조사하시오.- 4’b1001 : binary number 1001이 4bit로 표현된다는 뜻이 ... bit로 표현된다. 여기서 LSB x는 unknown bit이다. ‘01x’로 표현된다.- 4’h4 : hexadecimal(16진수) 4가 4bit로 표현된다. 따라서 ‘0100
    리포트 | 13페이지 | 1,500원 | 등록일 2021.09.10
  • 서울시립대학교 전전설2 3주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)
    다.Verilog에서 다음의 constant의 의미와 실제로 비트로 표현했을 때 어떻게 나타나는지 조사하시오.Number# of BitsBaseDec. Equiv.Stored4’b10014 ... 과제(1) Lab 1- 2-input AND Gate의 설계를 bit operators(비트 연산자)를 이용하여 디자인하고, 테스트 벤치를 이용한 시뮬레이션으로 확인 후 장비를 이용 ... Post-Lab Report- Title: Lab#03 Introduction to Verilog HDL담당 교수담당 조교실 험 일학 번이 름1. Introduction (실험
    리포트 | 23페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16
  • BCD 가산기 설계 결과보고서
    “1101”“0010”0B2. n비트 가산기/감산기의 예에서 입출력 비트 수가 많아질수록 Schematic으로 설계 할 때와 Verilog 또는 VHDL로 설계할 때의 장단점을 설명 ... 하라.Schematic ; 비트 수를 고정해서 설계해야 한다. 감산기로 동작할 경우 빼는 수의 2의 보수를 취해서 더해야 한다.Verilog, VHDL ; 가산회로는 부호를 고려 ... 하지 않아도 되지만, 감산회로는 부호를 고려해야 한다. 부호비트를 뺀 나머지 비트에 대해 2의보수를 취한다.3. BCD가산기에서 두 입력이 다음과 같을 때, 16진수 중간 덧셈 결과
    리포트 | 3페이지 | 2,000원 | 등록일 2021.04.16 | 수정일 2024.01.29
  • [서울시립대] 전자전기컴퓨터설계실험2 / Lab08(예비) / 2021년도(대면) / A+
    Pre-reportPeripherals날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 7-segment, Piezo 등 주변 ... 에는 Common Cathode 방식을 사용하여, High 값을 전달해 주었을 때 LED에 불이 들어오도록 구성한다.- 기본적으로 아래와 같이 0~F의 16진수를 표시하기에 적당하다.- 8개 ... oded decimal, 이진화 십진법)는 십진법 숫자를 이진법으로 표현된 비트들의 연속으로 표현하는 방법으로, 하나의 십진법 자리가 네 개의 이진법 자리에 곧바로 대응하므로 변환
    리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16
  • 한기대_디지틀시스템 설계 및 실습_과제7_CPU 제작(보고서 및 소스 포함)
    ’의 상태 출력 값으로 나온다.- MUX C→ 2 to 1 멀티플렉서로서, IR에서 분배된 7bit의 Opcode 값에 0을 최상위비트에 추가한 8비트의Opcode_0과 Control ... 의 16비트 Data out 이 각각 Opcode(7비트), DR(3비트), SA(3비트), SB(3비트)로 분배된다. - CAR→ MUX S의 출력 값의 신호에 따라 0일 경우에는 전 출력 값 1증가, 1일 경우에는 MUX C의 출력 값이 나온다. ... 4. 설계목적 디지털 설계 및 시스템 강의시간에 배운 Verilog 지식을 토대로 하여 최종 Term Project 과제 소형 DSD_CPU의 구조를 설계 및 FPGA로 제작
    시험자료 | 20페이지 | 10,000원 | 등록일 2020.11.04
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 05월 28일 수요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
11:37 오후
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감