"pspice 감산기"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

나눗셈 논리회로 op amp 가산 감산 PSpice 4bit 가산기 설계실습 기초회로이론 동기식 카운터 4bit 2의보수

판매자 표지는 다운로드시 포함되지 않습니다.

"pspice 감산기" 검색결과 1-20 / 41건

논리회로 실험 (가산기와 감산기) 결과 (사진첨부, PSPICE첨부, Truth TAble , 카노맵 첨부)

.가산기와 감산기실험 1. 예비보고서에서 구상한 반가산기를 구성하고 그 결과를 확인하라.◎ 반가산기반가산기(half adder)는 이진수의 한자리수를 연산하고, 자리올림수는 자리 ... 와 Vcc=5V 를 설정하여 주었다.InputOutputXYCS0086mV84mV0183.6mV4.85V1086.4mV4.98V114.87V83mV《PSPICE로 구현한 반가산기 ... 하였다. 구성을 자세히 살펴보면 2개의 반가산기를 OR GATE로 합쳐주고 있는 형태와 유사하다. Data Sheet를 참고하여 구성하였고Vcc=5v , Gnd도 설정해 주었다.《PSPICE

리포트 | 9페이지 | 3,000원 | 등록일 2007.09.22

다운로드 장바구니
판매자 표지

기초전자회로및실험2 -ALUs(Arithmetic logic units)를 이용한 n-bit 계산기 설계

시켜 2 진수 표현 입력 스위치에는 풀업 저항을 사용PSPICE 결과 3 PSPICE Simulation( 입력 )설계 이론 2 2. 감가산기 - 계산기의 집적도를 고려 가산기와 감산기 ... 기의 회로를 만들고 구현한다 . 1. 입력 : DIP 스위치를 이용해 10 진수 입력 구현 2. 감가산기 : 감산기와 가산기의 차이와 유사성을 확인하고 두 개의 회로를 합쳐서 구현 ... 를 동시에 설계 -AND, OR, XOR 와 같은 기본 소자들로 FULL ADDER 를 구현하고 , 이를 합쳐서 가산기를 구현했다 . - 감산기의 뺄셈 연산은 빼는 값의 보수 형태

리포트 | 15페이지 | 1,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

다운로드 장바구니
회로이론 설계,실습

에 대한 출력파형5.4 검토 및 고찰1. 반전 증폭회로에 대해 Pspice 로 시뮬레이션한 후 이를 분석하여 보라.->반전증폭기의 증폭도를 10배로 설정하여 시뮬레이션을 한 결과 ... 증폭기로 감산기를 만들 수 없다.③ 연산 증폭기로 미분기를 만들 수 있다.④ 연산 증폭기로 적분기를 만들 수 있다.정답 -> ② 연산 증폭기로 감산기를 만들 수 없다.(3) 적분기 ... 실험 4. 연산증폭기 실험 III1. 실험 개요본 실험은 연산증폭기에 의한 가산회로, 미분, 적분회로의 동작원리 이해 및 실험을 통해 확인한다.2. 실험원리2.1 적분회로그림 9

리포트 | 7페이지 | 2,500원 | 등록일 2022.12.04

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계1 결과보고서 7주차

1.서론가. 실험의 목적PSpice를 통하여 op-amp회로의 계산 결과를 도출하고 계산 원리를 알아본다.나.실험이론연산증폭기(OP amp : Operational ... 이다. 연산 증폭기의 최대 장점은 외부에서의 저항, 콘덴서등의 소자로 부귀환을 걸어서 가·감산. 적분과 미분 등의 아날로그 연산을 빠르고 정확하게 할 수 있다는 것이다.1)증폭기 ... Amplifier)란 덧셈, 곱셈, 뺄셈, 나눗셈의 수학적인 연산의 기능을 수행할 수 있도록 만들어진 고 이득 직렬증폭기로, 신호처리, 컴퓨터, 통신, 신호발생장치 및 측정장치 등 다양한 종류

리포트 | 21페이지 | 1,500원 | 등록일 2023.03.16

다운로드 장바구니
판매자 표지

<A+> 가산기 감산기 실험보고서 (예비, 결과)

, 반감산기 회로 대신에 전가산기 회로를 Pspice를 이용해 구성하고 시뮬레이션을 해보았다.이번 실험에서 구성한 전가산기 회로는 다음과 같다.그림 1. 전가산기 회로 (회로 도면 ... 예비 보고서(7주차)학 번 : 12142046이 름 : 박재용제출일 : 2017. 10. 06실험 제목 : 가산기·감산기 회로 실험실험 목적실험 목적반가산기와 전가산기의 논리 ... 와 회로를 이해한다.반감산기와 전감산기의 논리와 회로를 이해한다.가산기와 감산기의 통합 회로를 할 수 있는 능력을 배양한다.실험 이론 :반가산기2개의 input을 받아 2개

리포트 | 15페이지 | 1,500원 | 등록일 2018.11.10

다운로드 장바구니
7. 가산기감산기예비보고서

전자 회로 실험 ⅡOP-Amp 실험 회로가산기/감산기예비 보고서1. 실험 목적아날로그 가산기에 대한 회로 동작을 습득한다.2. 실험 이론1) 가산기중첩의 원리 ... 라고 부른다.3. Pspice 시뮬레이션1) 가산기- Vin = V1 = 3V, V2 = 3V- Vcc = 10V- Vee = -10V- R1,R2,RF = 1kOMEGA ,[가산기 ... PSpice circuit][가산기 PSpice simulation]4. 결론가산기는 input이 V1과 V2로 두 개가 있을 뿐이지 중첩의 원리를 적용하여 하나의 input

리포트 | 3페이지 | 1,000원 | 등록일 2015.11.29

다운로드 장바구니
[제어공학실험] 가산기회로

전압을 2.5배로 증폭하면 0~10[V]의 신호전압을 얻을 수 있을 경우 가산기 회로의 응용을 생각할 수가 있다.가산 및 감산할 진호전압의 양은 몇 개가 있더라도 전부 저항을 통하 ... 하시오[5.2] 함수발생기의 출력을 오실로스코프 CH1으로 측정하여 정현파 1[kHz], 1V _{pp}가 되도록 조 절하시오.오실로스코프Pspice 시뮬레이션[5.3] V1과 V ... [kHz]로 일정하게 두고, 크기를 0~10[V _{pp}]의 범위에서 가변시키면서 출력의 변화를 측정하고, 결과를 검토하시오. Pspice에 의한 시뮬레이션 결과와 비교 검토하시오

리포트 | 9페이지 | 1,500원 | 등록일 2020.04.06

다운로드 장바구니
기초전자설계및실험 예비보고서 - OP Amp를 활용한 가감산기와 미적분기

회로에 대한 PSpice를 실행하여 이 값이 이론적으로 계산한 값과 동일함을 확인한다.Rs=1k,Rf=1k , Vin=4V,Vout={(Rs+Rf)/Rs}*Vin=8V2. 감산기1 ... 회로에 연결하는 소자 값에 따라 가산기, 감산기, 미분기와 적분기로 동작하며 출력 값은 OP Amp의 동작 전압 범위를 초과할 수 없다.※궤환(FeedBack):되돌아가다.정궤환 ... 고, 출력 임피던스를 작게 하는 효과가 있다.2. 가산기3. 감산기두 개의 입력을 가지는 차동 증폭기로 비반전 입력단자와 반전 입력단자에 가해지는 신호의 차이를 증폭하여 출력

리포트 | 5페이지 | 1,000원 | 등록일 2019.09.29 | 수정일 2019.09.30

다운로드 장바구니
4가산기, 5장 감산기

실험 4. 가산기1. 그림 4.1의 회로를 구성하고, 측정된 전압을 표 4.3에 기입하시오.그림 4.1PSPICE 시뮬레이션 결과*실험결과* 표 4.3ABSC ... 0000000000101000101000011110010001001010010110110011110110001001001110101001010110011100110110110111100011111011실험 5. 감산기 예비 레포트[목적]1. 반감산기와 전감산기의 원리 이해한다.2. 감산기의 동작을 실험을 통하여 확인한다.[기본이론]1. 반감산기(Half ... 을 알 수 있다. 이와 같은 과정을 수행하는 장치를 반감산기라 한다. 반감산기의 진리표와 논리도를 표 5.1과 그림 5.2에 나타내었다. 피감수 x 와 감수 y에 의하여 얻어진 차

리포트 | 7페이지 | 2,000원 | 등록일 2012.12.10

다운로드 장바구니
디지틀논리회로실험 13장 동기식카운터

13 동기식 카운터실험 목적 동기식 카운터의 동작원리를 익힌다 . 동기식 Mod-N 카운터의 동작원리를 이해하고 동작특성을 익힌다 . 가산 카운터와 감산 카운터의 차이점을 이해 ... Up-Count Pspice Pspice 시뮬레이션으로 구성한 회로이다 . Digstim (CLK) 에는 Dutycycle 1s,High 0.5s 입력 1 씩 증가하며 16 ... 에서 초기화된다 .과제 1. 동기식 5 진 Up-Count Pspice Pspice 시뮬레이션으로 구성한 회로이다 . Digstim (CLK) 에는 Dutycycle 1s,High 0

리포트 | 12페이지 | 2,000원 | 등록일 2019.11.17 | 수정일 2021.10.17

다운로드 장바구니
R회로 및 Op-amp 기초회로이론 설계과제

에서 출력되는 전압은 저항 로서, 오른쪽에 위치하고 있다.다음은 두번째 설계이다. 두번째 설계인 op-amp를 이용한 증폭기 설계 회로에 사용되는 소자는 다음과 같다.소자개수 ... ResistorRLInput voltage source 5V2114개의 소자를 이용하여 회로를 구현하고, 증폭기의 이득이 5배가 되도록 한다.위의 조건을 만족하는 회로는 아래와 같이 ... 을 푼다.이 두개의 해석법은 같은 결과를 내지만, 회로의 형태에 따라 어느 것이 효과적인지 잘 판단하고 써야할 것이다.2)반전증폭기와 비반전 증폭기의 이득계산법에 대한 이론먼저 반전

리포트 | 6페이지 | 1,000원 | 등록일 2019.12.14

다운로드 장바구니
기초회로이론 설계과제

에 신호의 가산, 감산, 미적분 등도 처리할 수 있다. 실생활에서 흔히 볼 수 있는 전자저울의 센서 인터페이스, 보일러 온도제어용, 의료기 센서 회로 등에 사용된다.7. 참고문헌1 ... 할 수 있었다.단, 이번 회로에서 출력되는 전압은 저항 로서, 오른쪽에 위치하고 있다.다음은 두번째 설계이다. 두번째 설계인 op-amp를 이용한 증폭기 설계 회로에 사용되는 소자 ... 는 다음과 같다.소자개수ResistorRLInput voltage source 5V2114개의 소자를 이용하여 회로를 구현하고, 증폭기의 이득이 5배가 되도록 한다.위의 조건을 만족

리포트 | 7페이지 | 2,000원 | 등록일 2019.09.03

다운로드 장바구니
가산기와 감산기

인 2진수를 뺄셈하여 차와 빌림 수를 구하는 회로이다. 한 자리의 2진수를 뺄셈하는 형태를 네 가지 조합이 발생한다.반감산기 진리표0*************00bdBA《PSPICE ... 때의 진리표.전감산기 진리표1111100011001010100110110110101110000000b0dbiBA출력입력《PSPICE로 구현한 전감산기》회로구성 INVERTER ... 가산기와 감산기2003172157 장영준 2004164048 이덕명 2004172008 권순창가산기와 감산기1. 반가산기 2. 전가산기 3. 반감산기 4. 전감산기1. 반가산기반

리포트 | 27페이지 | 1,500원 | 등록일 2009.10.04

다운로드 장바구니
Voltage Adder

.5배로 증폭하면 0~10[V]의 신호전압을 얻을 수 있을 경우 가산기 회로의 응용을 생각할 수가 있다.가산 및 감산할 신호전압의 양은 몇 개가 있더라도 전부 저항을 통하여 병렬 ... 함수발생기의 출력 V 을 오실로스코프 CH 으로 측정하여 정현파 1[kHz], 가 되도록 조절하시오.5.3 V 과 V 를 오실로스코프 CH 과 CH 로 측정하시오. Pspice ... 신호는 위상이 180° 반전되어 나타났으며 출력신호의 크기는 입력 신호의 2배이다.5.4 V 과 V o 를 오실로스코프 CH 과 CH 로 측정하라. 또한 Pspice 시뮬레이션

리포트 | 13페이지 | 1,000원 | 등록일 2017.03.13 | 수정일 2017.05.11

다운로드 장바구니
가산기

하여 만들어지는 2비트 덧셈기의 결과를 이론적으로 설명하라.->실험과정 5.3은 실험시간 부족으로 인해 실시하지 못하여 Pspice 시뮬레이션으로 실험해 보았다.시간B + AB ... 기가 제대로 작동하는 것을 볼 수 있다.이론적인 회로에 대해서 생각해보자면 은 4비트 가산기-감산기 회로이다. 입력 S가 회로의 연산을 제어한다. S=0 일 때 회로는 가산기이고, S=1 ... 일 때 감산기가 된다. 각각의 XOR 게이트는 입력 S와 B의 입력 중 하나인 B _{i} 를 받는다. S=0일 때 B _{i} OPLUS 0=B _{i}가 된다. 전가산기가 B값

시험자료 | 8페이지 | 1,500원 | 등록일 2015.06.23

다운로드 장바구니
고려대 전기회로실험 12주차(47, 48, 51) 예비보고서

는 주파수가 감소할 때 증가하며 주파수가 증가할 때 감소한다.RC회로에서는 위와 반대로 주파수와 전류가 비례한다.3. 실험 준비물(1) 기기- DMM- 함수발생기(2) 저항(1/2-W ... 을 측정한다.- 47-3회로를 결선한다.- 함수발생기를 1kHz로 조정하고 인가전압을 10Vp-p로 한다. 채널2를 사용하여 VR을 측정한다.- 주파수를 2,3,4,5,6,7,8,9 ... 의 주파수응답- 그림 47-4의 회로를 결선한다.- 함수발생기를 1kHz, 10Vp-p로 한다.- VR을 측정한다.- 주파수를 2,3,4,5,6,7,8,9,10 kHz로 하여 반복

리포트 | 9페이지 | 1,000원 | 등록일 2018.01.04 | 수정일 2018.01.05

다운로드 장바구니
아주대 전자회로실험 예비1 부궤환 회로[학점A+]

의 방법에 따라서 가산기, 감산기, 적분, 미분 등의 연산 기능을 갖게 할 수 있는 고이득의 직류 증폭기라고 한다.- 오른쪽 그림을 보면 terminal 1은 inverting ... 하면 가산기, 감산기, 적분, 미분을 할 수 있는 회로를 만들 수 있다.아래 그림은 연산증폭기를 사용한 가산기로, 출력 전압은V _{out} =- LEFT { LEFT ( {R ... ) inverting op amp와 noninverting op amp가 어떻게 작동하는지 실험을 통해 알아본다.2) 실험이론1. 연산 증폭기- 연산 증폭기란 negative feedback

리포트 | 6페이지 | 1,000원 | 등록일 2015.12.30

다운로드 장바구니
OPAMP-1

는 가산기(Add Circuit)와 입력 전압을 빼주는 감산기(Subtract Circuit)을 설계하여 확인하여 본다.Essential Backgrounds (Required ... theory) for this LabOperational Amplifier(Op-Amp) : 연산 증폭기는 두 개의 입력단자와 한 개의 출력단자를 갖는다. 연산증폭기는 두 입력단자 전압 ... 간의 차이를 증폭하는 증폭기이기에 입력 단은 차동 증폭기로 되어있다. 연산증폭기를 사용하여 사칙연산이 가능한 회로 구성을 할 수 있으므로, 연산자의 의미에서 연산증폭기라고 부른다

리포트 | 14페이지 | 1,000원 | 등록일 2016.04.06

다운로드 장바구니
가산증폭기

에 비례하는 감산 증폭기가 된다.3. 결과1. 실험회로 1을 구성하시오2. V1과 V2를 오실로스코프 CH1과 CH2로 측정하시오.Pspice에 의한 시뮬레이션 결과와 비교 검토하시오 ... 로 파형을 측정한다.(3) Pspice에 의한 시뮬레이션 결과와 비교 검토한다.2. 이론[그림 ] 가산증폭회로◎ 가산 증폭기 (Summing Amplifier)[그림 1]와 같이 ... ]의 회로에서 세 입력의 평균은가 된다. 만일 R1 = R2 = R3 = RF / 3 이면 이들 세 입력신호의 평균치를 구할 수 있다.[그림 ] 차동 증폭기◎ 감산 증폭기

리포트 | 11페이지 | 1,500원 | 등록일 2012.12.12 | 수정일 2020.11.25

다운로드 장바구니
op amp 증폭실험 결과레포트 기초회로실험

[V], 출력파형의 반전을 확인 할 수 있다.위의 그림 1와 2은 pspice를 이용한 시뮬레이션 결과를 나타내어본 것이다. 그림 2은 함수발생기의 입력파형을 시뮬레이션으로 나타낸 ... 다. pspice를 이용한 시뮬레이션 이론 그래프과 비교하여보았다.오실로스코프화면.(위쪽 함수가 출력)pspice 시뮬레이션 그래프(증폭기의 출력)그림 3. 출력파형 1, R2 = 1kΩR ... `=`- {R _{2}} over {R _{1}} - 이론적인 전압이득은 위의 식과 같다. (반전 증폭기이므로 출력전압은 입력전압과 위상이 반대이다). 실험 결과는 pspice로 예상

리포트 | 12페이지 | 1,500원 | 등록일 2014.04.25

다운로드 장바구니

이전10개12 3 다음10개

파워링크

신청하기