<A+> 가산기 감산기 실험보고서 (예비, 결과)

최초 등록일
2018.11.10
최종 저작일
2017.09
15페이지/워드파일 MS 워드
가격 1,500원 할인쿠폰받기
판매자Bbajay (본인인증회원) 5회 판매
다운로드
장바구니

목차

예비 보고서(7주)
1. 실험 제목 : 가산기·감산기 회로 실험
2. 실험 목적
3. 실험 이론
4. 실험 방법

결과 보고서(7주)
1. 실험 제목 : 가산기·감산기 회로 실험
2. 실험 목적
3. 고찰

결과보고서(9주)
4. 실험 제목 : 가산기·감산기 회로 실험
5. 실험 목적
6. 고찰

본문내용

3. 실험이론
가. 반가산기
1) 2개의 input을 받아 2개의 output을 내놓으며, 2진수 input A와 B를 가산하여 한 자리 덧셈의 합과, 그 윗자리로의 자리올림 수(Carry) 출력 C를 얻는 논리회로를 반가산기라 한다.
반가산기의 진리표와 그를 바탕으로 한 회로, 논리식은 다음과 같다.

<중 략>

나. 전가산기
1) 3개의 input을 받아 2개의 output을 내놓으며, 반가산기와 다르게 하위의 가산 결과로부터 올림 수를 처리할 수 있도록 한 회로로써 덧셈을 수행할 때 두 개의 한 자릿수 이진수 input과 하위 자리올림 수(Carry)를 포함한다.
전가산기는 입력 변수가 A, B 그리고 아랫자리의 자리올림수가 Z라 할 때 두 비트의 출력 즉, 합 S와 자리올림 수(Carry) C를 출력한다
전가산기의 진리표와 그를 바탕으로 한 회로, 논리식은 다음과 같다.

<중 략>

3. 고찰

이번 실험은 XOR, AND, NOT 게이트 소자를 가지고 브래드 보드 상에 반가산, 반감산회로를 구성하고, 각 input별로 어떤 output이 출력되는지 보는 실험이었다.
전류가 흐르면 1, 흐르지 않으면 0의 input을 넣고, output이 1이면 다이오드가 불이 켜지고, 0이면 꺼지도록 회로를 구성했다. 또한 다이오드의 자체저항이 매우 낮기 때문에 보호를 위해 저항기 하나를 다이오드에 추가로 연결해주었다.

참고 자료

없음

자료후기(1)

자료문의

ㆍ이 자료에 대해 궁금한 점을 판매자에게 직접 문의 하실 수 있습니다.
ㆍ상업성 광고글, 욕설, 비방글, 내용 없는 글 등은 운영 방침에 따라 예고 없이 삭제될 수 있습니다.
ㆍ다운로드가 되지 않는 등 서비스 불편사항은 고객센터 1:1 문의하기를 이용해주세요.

판매자 정보

Bbajay
(본인인증회원)
회원 소개글이 없습니다.
판매지수
ㆍ판매 자료수
17
ㆍ전체 판매량
72
ㆍ최근 3개월 판매량
6
ㆍ자료후기 점수
평균 A
ㆍ자료문의 응답률
받은문의없음
판매자 정보
ㆍ학교정보
  • 비공개
ㆍ직장정보
  • 비공개
ㆍ자격증
  • 비공개
  • 위 정보 및 게시물 내용의 진실성에 대하여 해피캠퍼스는 보증하지 아니하며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
    위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지되어 있습니다.
    저작권침해, 명예훼손 등 분쟁요소 발견시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.

    찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

    • 한글파일 가산기와 감산기 회로 레포트 5페이지
      가산기감산기 회로 1. 실험목적 ① 가산기 회로 설계 및 실험 ... ② 감산기 회로 설계 및 실험 ③ BCD 가산기 회로 설계 및 실험 2 ... )실험 (1) 실험(4)실험 (3) 5.고찰 이번 실험가산기감산기
    • 한글파일 실험 2. CMOS 회로의 전기적 특성 예비보고서 11페이지
      구성된 회로이다. 전감산기의 논리식은 다음과 같다. 실험 장비 ① 반가산기 ... 시스템의 기본 요소인 가산기감산기의 기본 구조및 동작원리를 이해한다. 2 ... 표현하는 경우, 가산기를 가감산기로 사용하고 있다. 다른 숫자의 부호
    • 워드파일 기초전자설계및실험 예비보고서 - OP Amp를 활용한 가감산기와 미적분기 5페이지
      구성하면 이 회로에 연결하는 소자 값에 따라 가산기, 감산기, 미분기와 ... 실험회로 및 시뮬레이션 결과 1. 가산기 1) 설계문제 1 ... -b*V2 조건을 만족하는 감산기를 구성하고 출력을 확인한다. 2.실험
    • 한글파일 논리회로실험. 실험3. 가산기 & 감산기 14페이지
      처리를 할 수 있다. 이번 실험에서는 특히 2비트 전감산기와 전가산기 ... 결선도> - 반감산기와 전감산기는 반가산기와 전가산기의 회로에 NOT ... _산기와 전가산기, 반감산기와 전감산기를 조합해 2비트 전가산기, 전감산기
    • 한글파일 충북대학교 전자공학부 기초회로실험 Multiplexer 가산-감산 예비 보고서 3페이지
      목 적(1) 전가산기 구성을 위해 2개의 4입력 Multiplexer ... 사용을 익힌다.(2) 2개의 4-입력 Multiplexer를 감산기 ... (Multiplexer)는 복수 입력신호 중의 어드레스 정보에 의해 선택
    • 한글파일 충북대학교 전자공학부 기초회로실험 Multiplexer 가산-감산 결과 보고서 3페이지
      합을 발생시키고, 하나는 자리올림수를 발생시키는데 사용하는 전가산기 ... , 다른 하나는 자리빌림을 발생시키는데 사용되는 전감산기를 배웠다 ... =0일 때 , A=1, B=1일 때 를 선택하게 된다.전가산기는 예를
    • 워드파일 축전기와 전기용량 (예비/결과) 실험보고서 (예비/결과) 2페이지
      . 과 같은 회로를 브래드보드 상에 구성해 실험에 이용하였다. 함수발생 ... 제출일 : 2017. 05. 12 실험 제목 : Capacitor 실험 ... 목적 실험 목적 Compare total capacitance
    더보기
    상세하단 배너
    우수 콘텐츠 서비스 품질인증 획득
    최근 본 자료더보기
    &lt;A+&gt; 가산기 감산기 실험보고서 (예비, 결과) 무료자료보기