"Latching Control"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

쉬프트 레지스터 atmega128 rapid infusion system latch up 졸업작품 32bit mips verilog RTL

판매자 표지는 다운로드시 포함되지 않습니다.

"Latching Control" 검색결과 1-20 / 128건

파력발전기 추출파워 향상을 위한 래칭 제어기법 (Latching Control Technology for Improvement of Extracted Power from Wave Energy Converter)

한국해양환경·에너지학회 조일형

논문 | 9페이지 | 무료 | 등록일 2025.04.17 | 수정일 2025.05.10

다운로드
불규칙파중 파랑에너지 변환효율 향상을 위한 래칭 제어전략 (Latching Control Strategy for Improvement Wave Energy Con-version in Irregular Waves)

한국해양환경·에너지학회 조일형, 김정록, 김경환, 홍기용

논문 | 7페이지 | 무료 | 등록일 2025.04.17 | 수정일 2025.05.10

다운로드
판매자 표지

인하대 VLSI 설계 Microprocessor 프로젝트 결과보고서

1. Microprocessor2. SRAM 개요3. SRAM Decoder4. SRAM Controller5. SRAM Cell6. SRAM Block7. Demux8. D ... 을 확인하였다.■ SRAM Controller의 구성 방법 및 Design 방안SRAM Controller는 CLK, WR, Word 신호를 입력으로 받아 CLK으로 동기화하여 출력 ... 으로 precharge, Sense_clk, W 신호를 내보내는 Module이다. SRAM Controller의 모든 신호는 CLK과 동기화하여 Read/ Write 동작이 알맞

리포트 | 52페이지 | 3,000원 | 등록일 2023.03.15 | 수정일 2023.05.10

다운로드 장바구니
Memory 세미나 내용, RAM ROM Flash NOR NAND

를 control 한다 . /RE 의 하강 엣지에서 일정시간 ( tREA ) 이후 data 를 내보낸다 . (column address 의 counter 역할 ) /WE WRITE ... ENABLE CPU 가 I/O 라인으로 내보내는 data 들을 control 한다 . Command, Address, Data 의 정보들이 WE 의 상승 엣지에 각각의 Register ... 에서만 다음 동작을 진행한다 . Pin Description Interface Parallel Command Latch Address Latch /RE Access TimeFlash

리포트 | 42페이지 | 10,000원 | 등록일 2023.01.16

다운로드 장바구니
05-182-T_도어시험규정(기술표준)

는 Quality Control Certification (IN PROCESS)과 Production Validation (PV) 시험을 수행하기 위한 성능시험 중 도어시험을 규정 ... 는 실차조건과 유사하게 시험 가능하도록 HINGE, LATCH(STRIKER 포함) W/STRIP이 장착되어야 한다.- 각 차종 별 Side STRUCTURE의 길이가 다를 경우 ... 도록 10회 작동 후 측정한다.5.2.1 O/S HDL 작동력-LATCH를 풀기 위한 DOOR OUT SIDE HANDLE 작동력은 다음을 만족해야 한다.HANDLE TYPEO/S

Non-Ai HUMAN
| 리포트 | 12페이지 | 2,500원 | 등록일 2022.01.20

다운로드 장바구니
충북대 기초회로실험 쉬프트 레지스터 예비

control)에 1을 넣어주면 데이터 입력이 1의 경우는 우측 NAND gate의 출력이 “0”이 되어 플립플롭을 preset시켜 Q를 1로 하고, 0의 경우는 좌측 NAND gate ... 을 얻게 할 수도 있다. 따라서, 이러한 쉬프트 레지스터는 직렬입력을 직렬 또는 병렬출력으로 병렬입력을 직렬 또는 병렬출력으로 내보낼 수 있게 된다.예비과제(1) Latch ... , Flip flop 및 Register을 비교, 설명하라.Latch는 입력신호가 인가되는 순간 바로 출력에 반영되지만, Flip flop은 클럭 신호가 인가되는 순간의 입력신호만 출력

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2021.09.10

다운로드 장바구니
판매자 표지

서강대학교 23년도 마이크로프로세서응용실험 8주차 Lab08 결과레포트 (A+자료)

, data, control bus들의 상태는 프로세서의 한 bus cycle동안 유지된다. read시에는 입력버퍼 중 하나가 activate되어 스위치의 상태를 data bus에 연결 ... 한다. write시에는 data latch에 데이터가 저장되어 유지된다.2-2. GPIO functional descriptionGPIO에 속한 pin들은 프로그램을 통해 설정(c ... onfiguration)하여 다양한 형식의 입력, 출력으로 사용 가능이다.target 컨트롤러에는 5개의 GPIO port A~E가 제공된다. 각 port는 16 bits, 16개

리포트 | 31페이지 | 2,000원 | 등록일 2024.03.24

다운로드 장바구니
판매자 표지

삼성전자 및 SK하이닉스 반도체 면접 대비용 용어집 (이거 하나로 남들과 차별화 가능합니다)

으며M에서는 SRAM, DRAM, SRAM Cell은 Latch로 구성되며, DRAM은 Capacitor에 의하여 구성됨. SRAM은 구조가 복잡하여 대용량 제품을 만드는데 어렵 ... 되는 말.- Micro Component : 마이크로 컴퓨터를 구성하기 위한 핵심적인 부품으로 MPU(Micro Processor Unit), MCU(Micro Controller

자기소개서 | 28페이지 | 3,000원 | 등록일 2024.02.25 | 수정일 2024.05.13

다운로드 장바구니
NESCR 소자에서 정전기 보호 성능 향상을 위한 최적의 P-Well 구조 설계 (Optimal P-Well Design for ESD Protection Performance Improvement of NESCR (N-type Embedded SCR) device)

사단법인 한국위성정보통신학회 양준원, 서용진

논문 | 7페이지 | 무료 | 등록일 2025.06.28 | 수정일 2025.07.04

다운로드
Verilog HDL을 이용한 Mu0 프로세서 구현 프로젝트 (코드, ModelSim결과 포함)

하여 opcode는 control logic에 전달하고, address는 memory로 전달하여 해당 주소에 저장되어있는 값을 참조하거나 명령어의 주소를 ALU에 전달하여 +1만큼 증가 ... 시일 때, clk의 positive edge에서 값을 저장한다.ALU: 산술논리연산을 하는 모듈로 control logic에 의해 주어진 신호 alufs에 의해 input값을 더 ... . Control logic에 의해 주어진 신호 acc_oe, acc_ce에 따라 어느방향으로 출력을 전달할지 결정하며 acc_15 그리고 acc_z신호를 추출하여 control logic

Non-Ai HUMAN
| 리포트 | 16페이지 | 8,200원 | 등록일 2021.01.03

다운로드 장바구니
기초전자회로실험1 12주차_RS Flip-Flop과 D Flip-Flop 예렙

8. RS Flip-Flop 과 D Flip-Flop 실험 목표 - 동기식과 비동기식 Flip-Flop 의 기본개념과 동작원리를 이해할 수 있다 . -RS Latch,RS ... Flip-Flop 와 D Flip-Flop 의 차이점을 이해하고 각 Flip-Flop 의 특징을 설명할 수 있다 . 관련 이론 1.RS Latch RS Latch 는 R(Reset,0 ... Latch 를 구성한다 . 2.RS Flip-Flop RS Flip-Flop 은 R 과 S 가 다른 회로와 동기를 마주기 위한 클락에 의해 동작하는 Flip-Flop 으로 동기식

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2020.10.07 | 수정일 2022.03.28

다운로드 장바구니
임베디드 시스템 레포트

Enable/Low Active (in the control lines of devices)- Low Active는 출력제어용 입력으로 low 전압을 사용하는 것으로 입력값 ... - 사용자가 직접 프로그램을 할 수 있어 개발시간이 짧고 오류를 바로바로 재수정할 수 있으며 초기 개발비가 저렴하다는 장점이 있어 많이 이용한다.3. Latch, Flip-flop ... , and Register: Latch와 Flip-flop은 현재 상태 정보를 저장/유지하는 논리 회로이다.1) Latch- 레벨트리거로 동작하며 출력이 clock cycle 동안

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2020.11.02

다운로드 장바구니
6주차-실험17 예비 - 쉬프트 레지스터

7474(3) SN7476(4) SN74164(5) Power supply, Osilloscope, Function Generator예비과제(1) Latch, Flip flop 및 ... Register를 비교, 설명하라.⇒ Latch는 clock이나 Enable 신호에 의해 활성화 된 때에만 결과가 나오는 것입니다.Flip flop은 clock을 Edge의 형태 ... 데이터 입력을 받고, mode control 신호를 논리적으로 연산을 한 후에 PRESET이나 CLEAR를 시켜서 출력 값을 변화시키면 됩니다.(3) 좌우 쉬프트 레지스터의 동작

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,500원 | 등록일 2020.10.02 | 수정일 2022.10.17

다운로드 장바구니
판매자 표지

화공계측실험Pre-Report (2)-Heat Conduction

시키고 수평 방향으로 latch를 이용해 보호해 준다. 마지막으로 온도계를 삽입하고 heater를 켜준다.PC measured data acquisitionEvaluation ... 보여준다.Steady conduction원하는 가열 온도를 controller에서 조정한다. 냉각수를 flow량을 정한다. Steady flow가 될 때까지 기다리고 온도를 기록

Non-Ai HUMAN
| 리포트 | 5페이지 | 2,000원 | 등록일 2020.06.12

다운로드 장바구니
MISTUBISHI GX WORKS2 PLC SETUP

확인2) DEVICE 확인 (File Register영역 Latch(2) 307199 필히 확인)3) 신제조용 CC-IE 및 Ethernet 모듈 장착 되어있는 I/O ... Parameter 확인 _ASF는 Network Type (CC IE Control_Control Station)이외 (CC IE Control_Normal Station)5-3

Non-Ai HUMAN
| 리포트 | 2페이지 | 2,000원 | 등록일 2019.07.09

다운로드 장바구니
서강대학교 디지털논리회로실험 레포트 8주차

와 multiplexer, shift register에 의해 연산이 실행되고 LP와 HP가 결정된다. 하지만 곱셈기를 만들기 위해서는 data unit 뿐 아니라 control ... unit과 CB2CE가 필요하다.STEP 9) Data unit에서 사용되는 다음 control 신호의 연결과 동작을 파악하였다.- LDMCND: multiplicand register ... - SELSUM: 이 값이 high가 되면 adder인 ADD4의 출력(즉, HP[3:0]과 latch된 MCND[3:0]의 합)을 선택하고 low이면 HP[3:0]를 선택하여 출력

Non-Ai HUMAN
| 리포트 | 20페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26

다운로드 장바구니
전자응용실험 9장 예비 [MOSFET 기판 전류 측정]

시킬 수도 있다. 또는 드레인-기판 공핍영역에서 정공에 의한 secondary impact ionization을 일으킬 수도 있고, CMOS latch-up을 유발시킬 수도 있 ... 메모리와 비교하면 매우 느리며 반복 기록 횟수에 제한이 있는데 약 10만번 정도이다.EEPROM은 모뎀이나 비디오 카드, 메인보드, SCSI 컨트롤러 등에서 사용된다. 모뎀의 경우에는 내부에 사용자가 AT명령을 통해서 설정한 상태가 전원을 껐다 켠 후에

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2020.11.15

다운로드 장바구니
레치업

LATCHUP 현상이란?Latch up 현상에 대해 알아보기 전에 간단히 CMOS 에 대해 알아보면, COMS는 증가형 pMOS와 nMOS로 구성된다. 높은 입력전압에서 nMOS ... 는 ON, pMOS는 OFF 상태이며 낮은 입력전압에서는 nMOS는 OFF, pMOS는 ON이다. 즉 CMOS는 ON,OFF상태를 변화시킬 때에 전력을 소비한다. Latch-up ... 가 쇼트되어 전류통로를 형성하여 집적회로에 수백mA 이상의 전류가 순간적으로 흘러 파괴되는 현상을 Latch Up이라 한다. MOSFET 의 구조상 기생 BJT에 의한 비정상적인

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2017.11.01

다운로드 장바구니
디지털실험 - 실험 9. 플립플롭의 기능 예비

의 동작을 이해한다.- 원 리1) R-S(Reset-Set) Latch와 RS Flip FlopRS flip-flop은 2개의 출력단자를 갖고 있으며, 이들 두 출력의 상태는 항상 ... 반대이다. 입력은 출력을 set(1 상태)시키는 기능과 reset(0 상태)시키는 기능을 갖는 2개의 단자로 구성된다. RS flip-flop은 RS latch회로로 구성 ... 하는데, RS latch에서는 입력단자로 출력을 set, reset시키는 기능의 set, reset단자와 Enable단자가 추가된 RS latch도 있으며, 경우에 따라서는 preset

Non-Ai HUMAN
| 리포트 | 15페이지 | 1,500원 | 등록일 2017.04.02

다운로드 장바구니
아주대 논리회로실험 설계 프로젝트 예비보고서(Stop Watch)

소자의 reset3) 카운팅이 되고 있는 상태에서 reset/lap 버튼으로 Latch를 control하여 lap기능 구현4) D Latch가 disable 된 상태에서 start ... segment 출력이 되어 나온다. D latch의 Enable을 reset/lap 버튼이 control 하기 때문에 클럭이 카운팅을 하고 있을 때 reset/lap버튼을 누르 ... Hz의 클럭을 사용2) start/stop 버튼을 사용하여 클럭을 차단시켜 카운터의 동작을 control3) 클럭이 차단된 상태에서 reset/lap 버튼을 사용하여 전체 카운팅

Non-Ai HUMAN
| 리포트 | 7페이지 | 3,000원 | 등록일 2015.11.28

다운로드 장바구니

이전10개12 3 4 5 6 7 다음10개

파워링크

신청하기