"Flip-flop"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

논리설계및실험 FPGA 쉬프터 레지스터 에지트리거 Latch와 Flip Flop 카운터설계 rs플립플롭 pspice 순차논리회로

판매자 표지는 다운로드시 포함되지 않습니다.

"Flip-flop" 검색결과 1-20 / 1,144건

A Possible Mechanism for Producing Flip - Flop Jets

한국지구과학회 최승언, R.N. Henriksen

논문 | 8페이지 | 4,000원 | 등록일 2023.04.05 | 수정일 2023.04.06

다운로드 장바구니
이개후방 도경 피판술을 이용한 외이 결손의 재건: Flip-Flop Flap (Postauricular Island Pedicle Flap (“Flip-Flop” Flap) for Reconstruction of the External Ear Defect)

대한피부과학회 서성원, 김수한, 고현창, 김문범, 권경술, 오창근, 정도상

논문 | 4페이지 | 무료 | 등록일 2025.05.28 | 수정일 2025.06.04

다운로드
개선된 성능을 갖는 4치 D-플립플롭 (Quaternary D Flip-Flop with Advanced Performance)

대한전자공학회 나기수, 최영희

논문 | 7페이지 | 무료 | 등록일 2025.03.13 | 수정일 2025.03.28

다운로드
Flip-Flop과 Latch [플립플롭과 래치] D Latch에서 Flip-Flop까지

Flip-Flop과 Latch디지털공학 레포트우리는 Sequential Circuit을 구성하기 위해 State Storage의 기능이 필요하다. 데이터를 보관하고, 정해진 시간 ... 에 맞춰 동작하는 기능을 할 수 있는 친구를 만들어보려고 한다.플립플롭(Flip-Flop)과 래치(Latch)는 디지털 회로에서 1 비트의 정보를 보관, 유지할 수 있는 회로이 ... 며 Sequential Circuit의 기본요소이다. 본 글은 다음의 순서와 같이 플립플롭을 디자인하는 순서에 대해 정리하고자 한다.D LatchD Flip-Flop 디자인Flip

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2022.08.26

다운로드 장바구니
판매자 표지

D_latch and D flip-flop, JK flip-flop_예비레포트

2주차 예비레포트1. 실험 제목1) D-latch and D flip-flop2) J-K flip-flop2. 실험 목적D-latch and D flip-flop1) 래치 ... 롭의 몇 가지 응용회로 조사J-K flip-flop1) 동기 및 비동기 입력 방식을 포함한 J-K 플립-플롭의 다양한 구성에 대한 시험2) 토글 모드에서 주파수 분할 특성 관찰3) J ... 있다. 이 신호가 존재하는 래치를 게이트-래치(gated latch)라고 한다. E 신호가 없을 경우는 입력의 상태가 바로 반영된다. [9]2) 플립-플롭 (Flip-Flop)플립

리포트 | 8페이지 | 1,500원 | 등록일 2025.09.17

다운로드 장바구니
판매자 표지

D-latch,D flip-flop,J-K flip-flop 결과레포트

1. 실험 제목 [D-latch , D flip-flop , J-K flip-flop]2. 실험 결과-심층탐구 ch15. d래치 및 d플립플롭1.2. d 래치는 level ... -trigger를 하거나 clk을 사용하지 않는 기억소자이다. 레벨 트리거는 상태 변수의 현재 상황을 기준으로 동작한다. d flip-flop은 edge-trigger를 하는 기억소자이 ... flip-flop, j-k flip-flop을 이용하여 회로를 구성하고 비동기 요소인 preset과 clear에 따라서 어떻게 결과 값이 변하는지 관찰하였다. 결과 값이 변하

Non-Ai HUMAN
| 리포트 | 2페이지 | 2,000원 | 등록일 2022.08.22

다운로드 장바구니
판매자 표지

한양대 Latches & Flip-Flops

Chapter 1. 실험 목적소자와 Latches를 활용하여 Flip-Flop을 설계해본다. 또한 BreadBoard에 출력되는 결과를 확인해 결과지에 기록한다.Chapter 2 ... 만, Latches는 불안정한 상태가 있으므로 별도의 회로를 추가해 Flip-Flops를 구성했다. Latches와 Flip-Flops는 CLOCK의 여부로 구별할 수도 있다.Flip ... -Flops는 SR FF , D FF , JK FF , T FF로 구분할 수 있다.각각의 Flip-Flops는 Gate 하나의 차이로 바뀌는 비슷한 구조를 띄고 있다.SR Latch

리포트 | 6페이지 | 2,000원 | 등록일 2023.03.21

다운로드 장바구니
판매자 표지

D-latch,D-flip-flop,J-K-flip-flop 예비레포트

1. 실험 제목 [D-latch and D Flip-Flop J-K Flip-Flop]2. 실험 목적(1) D latch and D flip-flop-study to c ... onstruct D latch with NAND gates and inverter-study differences between latch and flip-flop-study some ... application circuits for latch and flip-flop(2) J-k flip-flop-test multiple designs of J-K flip-flop

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2022.08.21

다운로드 장바구니
[기초회로실험]Flip-flop 회로

Flip-flop 회로1. 실험 목적가. 계수기는 입력되는 클럭의 수를 세는 디지털 회로이다. 계수기를 구성하는 회로는 flip-flop인데, N개의 flip-flop을 사용 ... 하면 N-bit의 계수기를 구성할 수 있다.2. 실험 이론 및 원리가. 플립플롭(Flip-Flop)플립플롭은 2진수 1자리를 기억할 수 있게 해주는 장치로 컴퓨터나 마이크로프로세서 ... -flop의 토글 동작JK flip-flop에서 j,k 두 입력을 모두 1로 한 경우 출력 Q는 이전의 출력과 반대값, 즉 Q'로 바뀌는 것을 보았다. 그러나 J,K 입력이 1 값을 계속

Non-Ai HUMAN
| 리포트 | 6페이지 | 2,500원 | 등록일 2021.04.02

다운로드 장바구니
판매자 표지

디지털 회로 실험 및 설계 - JK Flip Flop, D, T Flip Flop 실험 1

디지털회로실험및설계 예비 보고서 #3( JK Flip-Flop 실험, D, T Flip-Flop 실험 )과 목담당교수제 출 일학 번이 름1. 실험목표① D 플립플롭의 회로 구성 ... 과 동작을 실험한다.② JK 플립플롭의 회로 구성과 동작을 실험한다.③ T 플립플롭의 회로 구성과 동작을 실험한다.2. 관련이론?D 플립플롭- 플립플롭(Flip Flop)은 전원 ... 및 결과?JK Flip-Flop 실험실험1) 다음 회로도를 구성하고, 표를 완성하시오.실험1 회로도실험1 시뮬레이션실험2) 다음 회로도를 구성하고, 표를 완성하시오.실험2 회

리포트 | 14페이지 | 3,000원 | 등록일 2023.09.22

다운로드 장바구니
판매자 표지

디지털 회로 실험 및 설계 - JK Flip Flop, D, T Flip Flop 실험 2

디지털회로실험및설계 결과 보고서 #3( JK Flip-Flop 실험, D, T Flip-Flop 실험 )과 목담당교수제 출 일학 번이 름? 회로도, 이론값, 실험결과, 결과분석 ... 실험1) 다음 회로를 구성하고, 표를 완성하시오.- 이론값JKQQ'0*************101101- 실험결과J=0, K=1, Q'=1 J=0, K=1, Q=0J=0, K=0 ... 0000.15V14.5V0100.15V14.5V1014.5V00.15V1100.5V14.5V결과분석- JK 플립플롭에서 입력 J와 K가 모두 1일 때, 출력 Q와 Q'의 논리 레벨

리포트 | 15페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24

다운로드 장바구니
22. Flip-flop 회로 결과보고서

실험 22. Flip-flop 회로제출일 : 2017 년 11 월 21 일분 반학 번조성 명8321****15***321*******321*******▣ 실험결과표 22.5 RS ... flip-flop 회로 (NOR Gate)입 력출 력R [V]S [V]Q [V]bar{Q} [V]000.121Q 4.343{bar{Q}}0+54.3530.102+500.1214 ... .359+5+50.121X 0.117X표 22.6 RS flip-flop 회로 (NAND Gate)입 력출 력R [V]S [V]Q [V]bar{Q} [V]004.411X 4.411X

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2021.12.16 | 수정일 2022.05.04

다운로드 장바구니
판매자 표지

D Flip-Flop을 활용한 십진 감가산기

프로젝트 결과 보고서제출일수업 명팀 명프로젝트 주제D Flip-Flop을 활용한 십진 감가산기팀장 및 팀원1) 프로젝트 목차설계 요구 사항 분석일정 계획 및 역할 분담자체 평가 ... 항목회로 설계 및 시뮬레이션회로 구성 및 중간점검통합 평가 및 테스트프로젝트 내용DIP스위치와 D Flip-Flop 활용하여 2개의 수를 입력할 수 있다. 가산계산은 가산스위치 ... :입력(입력->Positive Edge D Flop-Flop / 입력2->Negative Edge D Flip-flop)계산(입력1,입력2->감,가산->Sum출력,Carry출력)출력

Non-Ai HUMAN
| 리포트 | 13페이지 | 3,500원 | 등록일 2022.05.01

다운로드 장바구니
전하 공유 및 글리치 최소화를 위한 D-플립플롭 (A New Dynamic D-Flip-flop for Charge-Sharing and Glitch Reduction)

대한전자공학회 楊成現, 閔慶哲, 趙慶錄

논문 | 11페이지 | 무료 | 등록일 2025.07.11 | 수정일 2025.07.19

다운로드
고속 저전력 VLSI를 위한 가변 샘플링 윈도우 플립-플롭의 설계 (Variable Sampling Window Flip-Flops for High-Speed Low-Power VLSI)

대한전자공학회 신상대, 공배선

논문 | 8페이지 | 무료 | 등록일 2025.06.15 | 수정일 2025.06.17

다운로드
판매자 표지

전자회로실험 Latch, Flip-Flop 실험 레포트

1. 실험 제목1) D-Latch 및 D Flip-Flop2) J-K Flip-Flop2. 실험목적1) D-Latch 및 D Flip-Flop래치로 SPDT 스위치의 되툄에 의한 ... Flip-Flop동기 및 비동기 입력 방식을 포함한 J-K 플립-플롭의 다양한 구성에 대한 시험토글모드에서 주파수 분할 특성 관찰J-K 플립-플롭의 전달 지연 특성 측정3. 실험 장비 ... 및 부품(data sheet)1) D-Latch 및 D Flip-Flop7486 quad XOR 게이트5. 실험 방법 및 순서1) D-Latch 및 D Flip-Flop

리포트 | 11페이지 | 3,000원 | 등록일 2025.04.19

다운로드 장바구니
4장 각종 Latch와 Flip-Flop 결과

디지털공학실험 ? 4장, 각종 래치와 플립-플롭 결과보고서◈ 실험 결과 및 검토가. RS 래치를 구현하고 출력을 확인하여 다음의 표를 완성하라.☞ 브레드보드에 SR 래치를 구현 ... 한 모습[빨간선 - 위가 R, 아래가 S / 검정선 ? 위가 Q, 아래가 Q’]※ R = ‘L’ , S = ‘H’ 일 때를 측정 후 R = ‘L’ , S = ‘L’ 일 때를 측정 ... 'LL유지(H)유지(L)LHHLHLLHHHXX[표 4-7] RS 래치의 기능표☞ 우리 조는 R과 S값을 표 아래 부분부터 차례로 측정을 하였다. R = ‘H’, S = ‘H’일 때

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2021.01.06

다운로드 장바구니
4장 각종 Latch와 Flip-Flop 예비

디지털공학실험 ? 4, 각종 래치와 플립-플롭 예비보고서1. 목적가. 기억소자의 기본 원리를 이해한다.나. 순차논리회로의 기본 소자인 래치와 플립플롭을 종류(RS, D, JK ... RS 플립플롭이 동작을 하게 되어 입력 R, S에 따라 출력이 변하게 된다.CP가 ‘H'일 때 입력 R, S가 NAND 게이트를 통하면서 반전되므로 그림 4-2(d)의 기능표 ... 가 그림 4-3(d)과 같이 바뀌게 된다. 클럭 동기 RS 플립플롭의 입력 R, S와 클럭 펄스 CP에 따른 출력 Q와 Q'의 파형을 그림 4-3(b)에 나타내었다. 초기조건으로 Q

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2021.01.06

다운로드 장바구니
플립플롭 기반의 새로운 노화 센싱 회로의설계 및 구현 (Design and Implementation of a new aging sensing circuit based on Flip-Flops)

한국산업정보학회 이진경, 김경기

논문 | 7페이지 | 무료 | 등록일 2025.06.16 | 수정일 2025.06.17

다운로드
판매자 표지

인하대 VLSI 설계 6주차 Flip-Flop

Q로 나오고(transparent) clk = 0일 때 Q는 기존의 값을 유지(hold)한다.2) Flip-flop: Flip-flop은 [그림 2]와 같이 2개의 Latch ... 에 전달하는데 CLK의 edge에서만 동작한다.[그림 2]는 Master Slave Clocked Flip-Flop을 Transistor level로 나타낸 것이다. 이 때 ... 를 종합하면 Flip-flop에서 clk = 0일 때 Master는 transparent, Slave는 hold이며 clk = 1일 때 Master는 hold, Slave

리포트 | 8페이지 | 2,000원 | 등록일 2023.03.15 | 수정일 2023.03.22

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기