"Adder Subtractor"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

mycad 1bit alu 4bit adder Full Adder alu isim parallel adder 전전설2 덧셈 4비트 가감산기 감가산기 음수

EasyAI “Adder Subtractor” 관련 자료

+결과보고서 - 4bit Adder S..등록일 2017.11.08 | 총 1,659자 | 3페이지 | 1,500원
+논리회로실험2014 -Adder Su..등록일 2014.11.05 | 총 2,124자 | 18페이지 | 1,000원

외 43건 중 선별하여 새로운 문서 초안을 작성해 드립니다

생성하기

판매자 표지는 다운로드시 포함되지 않습니다.

"Adder Subtractor" 검색결과 1-20 / 75건

결과보고서 - 4bit Adder Subtractor

: 전기전자전파 공학부 ㅇㅇㅇ 학번 : 0000000000실험조 : 7조 실험일 :실험제목Adder/Subtractor실험목표4Bit Adder/Subtractor를 설계한다.실험 결과 ... 4Bit Adder/Subtractor를 만들기 위해 먼저 Full Adder를 만들었다.line 1 : fulladd 라는 모듈을 선언해주고 변수를 지정해 준다.line 2 ... : 모듈 종료앞에서 만든 fulladd와 adder4를 이용하여 최종 목표인 Adder/Subtractor를 만든다.line 1 : addsub 라는 모듈을 선언 해주고 변수

리포트 | 3페이지 | 1,500원 | 등록일 2017.11.08

다운로드 장바구니
[3주차] Adder_Subtractor

가 해결되어 산술계산에 적합하다.?일반적으로 가장 많이 쓰이는 signed binary code 방식이다.2) Adder and Subtracter1. Half AdderABSCo ... 0000001010110011001000110011011111110101?Half Adder에 carry_in 입력신호가 추가되어 3개의 입력과 두 개의 출력으로 구성된다.?우측과 같은 truth table을 가지게 되며 이를 논리식으로 표현 ... ubtracter도 adder와 같이 Cin의 존재에 따라서 half-subtracter와 full-subtracter로 나눌수 있다.?하지만 우리가 하고자 하는 multi-bit

리포트 | 16페이지 | 2,000원 | 등록일 2012.06.30

다운로드 장바구니
논리회로실험2014 -Adder Subtractor

1. Purpose1) full adder 모듈을 component로 선언하여 4-bits Full Adder and Subtractor를 설계한다.2) 내부 신호 및 c ... Subtractor의 진리표xyBiDB00000001100101001101100101010111001111114) 4-bits Full Adder and Subtractor 설계위에서 설계 ... M을 입력신호로 전달함으로서 4-bits Full Adder and Subtractor를 설계할 수 있다. 만약 M이 1일 경우, y xor M의 결과, y는 1의 보수

리포트 | 18페이지 | 1,000원 | 등록일 2014.11.05

다운로드 장바구니
결과03_Adder Subtractor

F학 번: 200920148성 명: 이슬기200920148_이슬기_결과03_Adder&Subtractor.hwpI. 실험 결과(1) 예비보고서에서 구상한 반가산기를 구성하고 그 ... 전감산기를 구성하여 동작 결과를 확인하라.입 력출 력xyzBD0000000111010110111010001101001100011111(5) 2-bit parallel adder ... 00000000001010001001000110010100100010111001101100111101100010010011101010110101110111000101101001111000111110112-bit parallel adder는 2개의 가산기를 이어

리포트 | 4페이지 | 3,000원 | 등록일 2010.10.19

다운로드 장바구니
예비03_Adder&Subtractor

F학 번: 200920148성 명: 이슬기200920148_이슬기_예비03_Adder&Subtractor.hwpI. 목적Logic gates를 이용하여 가산기(adder)와 감산기 ... 과 parallel 2가지의 방법이 있다. 이 두 방법의 특징과 논리회로 설계 방식을 설명하시오. 또한 이 두 방법을 이용하여 4-bit serial adder와 4-bit parallel adder를 각각 구성하시오.2진 직렬 가산기2진 병렬 가산기- serial

리포트 | 7페이지 | 2,500원 | 등록일 2010.10.19

다운로드 장바구니
실험 3. 가산기와 감산기(Adder & Subtractor)

< 예비보고서 : 실험 3. 가산기와 감산기(Adder & Subtractor) >< 목 적 >Logic gates를 이용하여 가산기(adder)와 감산기(subtractor ... 방식을 설명하시오. 또한 이 두 방법을 이용하여 4-bit serial adder와 4-bit parallel adder를 각각 구성하시오.1) 4-bit parallel

리포트 | 3페이지 | 2,000원 | 등록일 2012.03.11

다운로드 장바구니
디지털 시스템 실험, Verilog 코딩, Adder/Subtractor/Multiplier/Divider, Binary to BCD 설계, FPGA보드 결과 포함

디지털 시스템 설계 및 실험 결과보고서실험제목Add/Subtractor/Multiplier/Divider 설계실험목표Half Adder과 Full adder를 이용하여4bit ... Add/Subtractor를 설계하고, Multiplier / Divider를 설계한다.실험결과1. Half Adder 코드를 작성하였다.2. Half Adder코드를 이용 ... /Subtractor 그리고 Multiplier를 설계하고 FPGA 보드에 연결하여 4bit Adder/Subtractor와 Multiplier를 작동해보았다. Half Adder는 간단히

리포트 | 5페이지 | 2,500원 | 등록일 2015.12.05 | 수정일 2018.05.23

다운로드 장바구니
아주대 논리회로실험 실험결과3 가산기와 감산기(Adder & Subtractor)

실험 3. 가산기와 감산기(Adder & Subtractor) 결과보고서● 실험 결과 분석실험 1 : 예비보고서에서 구상한 반가산기를 구성하고 그 결과를 확인하라.(0,0) 일때 ... 라는 3번째 Input을 두 번째단의 반가산기를 통해 3-Input 상태의 합을 계산할 수 있는 3-Input adder 회로를 구성할 수 있었다. 또한 앞에서와 같이 S는 최하 ... 가산기와는 달리 한 비 트 더 계산을 할 수 있었다.실험 5 : 2-bit parallel adder와 2-bit serial adder를 구성한 뒤 각각의 입력에 대한 출력을 측정

리포트 | 7페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니
verilog coding을 이용한 Adder&Subtractor

□□□ 학번 : ○○○○○○○○○○실험조 : ○○조 실험일 : 2009.3.24실험제목Adder/Subtractor실험목표1. 4Bit Adder를 설계한다.2. 8Bit ... Adder/Subtractor를 설계한다.실험준비물Altera Quartus II 4.0 software, HBE-COMBO 보드배경지식1. 4Bit Adder2. 8Bit Adder ... (COUT));endmodule8Bit Adder/Subtractor

리포트 | 2페이지 | 1,000원 | 등록일 2009.05.07

다운로드 장바구니
아주대 논리회로실험 실험예비3 가산기와 감산기(Adder & Subtractor)

실험 3. 가산기와 감산기(Adder & Subtractor) 예비보고서● 이론(1) 반가산기(Half adder)두 개의 2진수를 더하여 합(Sum) S 와 자리 올림 ... (Carry) C를 출력하는 조합논리 회로입력출력xyCS0*************10(2) 전가산기(Full adder)두 개의 2진수와 아랫자리의 자리 올림을 더하여 합(Sum) S ... erial adder와 4-bit parallel adder를 각각 구성하시오.① serial adder- 더하는 수와 더해지는 수의 비트 쌍들이 직렬로 한비트씩 전가산기에 전달

리포트 | 8페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니
가산기와 감산기(adder & Subtractor)(결과보고서)

-> 위 회로는 직렬가산기로써 한 개의 전가산기를 사용하여 만든 회로이다. 설계조건으로는 2bit를 사용해야 하는 것이므로 A와 B의 신호를 연속으로 2개의 값을 가해주었다. 아래는 몇가지 예제값을 집어넣은뒤 돌린 pspice 값이다.-> 일단 CLK값은 연속적으로(..

리포트 | 6페이지 | 1,000원 | 등록일 2011.06.26 | 수정일 2015.12.26

다운로드 장바구니
결과보고서 실험 3. 가산기와 감산기 (Adder & Subtractor)

< 결과보고서 : 실험 3. 가산기와 감산기 (Adder & Subtractor) >< 목 적 >Logic gates를 이용하여 가산기(adder)와 감산기(subtractor ... & Subtractor)을 통하여 Logic gates를 이용하여 가산기(adder)와 감산기(subtractor)를 구성하여 동작을 실험을 통해 확인해 보았고, 이를 바탕으로 디지털 시스템 ... 다.(5) 2-bit parallel adder와 2-bit serial adder를 구성한 뒤 각각의 입력에 대한 출력을 측정하고 결과 값을 확인하라.입력출력A1A0B1B0

리포트 | 4페이지 | 3,000원 | 등록일 2012.03.11

다운로드 장바구니
[토끼] Adder(가산기), HA회로, FA회로, 2 Digit Adder, 2 Digit Adder-Subtractor 설계 및 VHDL검증

와 Adder-Subtractor, mutilplexer등이 있는데 이 실험을 통해서 Adder를 이용한 반가산기, 전가산기, FA를 이용한 4Digit Adder, FA를 이용 ... 한 2Digit Adder-Subtractor를 제작하고 그 동작을 검증하여 이러한 조합회로의 성질과 특징에 대해서 알아본다.4.Background0) 2진 덧셈기산술 회로는 2진수 ... 기판 사진< 3번 실험 앞면 >< 3번 실험 결과 값 측정 >4. 실험4- 2 Digit Adder-Subtractor실험4) 2Digit Adder-Subtractor 회로

리포트 | 42페이지 | 5,000원 | 등록일 2011.04.11 | 수정일 2020.07.10

다운로드 장바구니
실험 2. 가산기와 감산기 (ADDER & SUBTRACTOR)

/ 200420031성 명: 김승욱 / 김용정실험 2. 가산기와 감산기 (ADDER & SUBTRACTOR)1. 실 험 목 적디지털 시스템의 기본 요소인 가산기(adder)와 감산기(s ... ubtractor)를 Logic gates를 이용하여 구성해 보고기본 구조 및 동작 원리를 이해한다.2. 이 론◆ 가산기 (ADDER)디지털 컴퓨터의 다양한 정보처리 작업은 간단 ... 기반가산기 회로의 시뮬레이션 결과◎ 전가산기(Full adder)이진수의 한자리수를 연산하고, 하위의 자리올림수 입력을 포함하여 출력하는 전가산기는 3개의 입력과 2개의 출력

리포트 | 11페이지 | 2,000원 | 등록일 2009.03.10

다운로드 장바구니
[논리회로] 논리회로 실습 - Binary Adder-Subtractors

Adder-Subtractor CircuitThis circuit shown a 4-bit adder-subtractor circuit. Input S controls the ... operation.When S = 0 the circuit is an adder, and when s = 1 the circuit becomes a subtractor.Each ... full adders receive the value of B, and the input carry

리포트 | 3페이지 | 1,000원 | 등록일 2004.11.06

다운로드 장바구니
[컴퓨터 공학 실험] 논리 및 연산회로{가산기(Adder),감산기(Subtractor),부호 변환기(Code converter)}

) 와 직렬 가산기 (Serial Adder) 감산기 (Subtractor) 반감산기 (Half Subtractor) 전감산기 (Full Subtractor) 부호 변환기 (Code ... 논리 및 연산회로 Xxx( 이름 ) xxx목 차 가산기 (Adder) 반가산기 (Half Adder) 전가산기 (Full Adder) 병렬 가산기 (Parallel Adder ... converter) 설계절차 8421(BCD)-2421 부호 변환기 4-bit 2 진 부호 (4-bit Binary Code) – Gray 부호 변환기가 ) 가산기 (Adder

리포트 | 24페이지 | 1,000원 | 등록일 2009.03.25

다운로드 장바구니
[건국대학교 컴퓨터프로그래밍2 A+][2024 Ver] 과제11

으로 이루어져 있다. Adder 클래스를 선언한다. Adder 클래스는 Calculator 클래스를 상속받아 순수 가상 함수 calc을 구현하였다. Subtractor 클래스를 선언 ... 한다. Subtractor 클래스 또한 Calculator 클래스를 상속받아 순수 가상 함수 calc을 구현하였다.main함수 영역에서 Adder 클래스 객체 adder ... , Subtractor 클래스 객체 subtractor를 선언한다. 그 후 adder객체의 멤버 변수 run을, subtractor 객체의 멤버 변수 run을 차례로 실행시킨다. 두 객체

리포트 | 11페이지 | 2,000원 | 등록일 2024.08.14

다운로드 장바구니
판매자 표지

OP-AMP(Inverting Amplifier) 결과보고서 [인하대 전자과 기초실험2]

다.■ Lab 3. Arithmetic Circuit• Lab 3 회로 구성:1) Subtractor에 를 입력으로 인가, Subtractor 출력을 Adder의 입력 노드 중 하나 ... : Subtractor의 출력을 Adder의 입력 노드 중 에 연결하고 쪽 노드를 를 인가했다. Subtractor 쪽의 출력 전압 식이 = )(1+-이고 = 2k, = 2k ... Inverting Amplifier, Inverting Adder, Subtractor 회로를 구현하고 각 회로의 특성을 확인해보았다.Lab 1에서 Inverting

리포트 | 11페이지 | 1,000원 | 등록일 2022.08.27

다운로드 장바구니
OP-AMP를 이용한 Inverting Amplifier 특성 및 설계 결과보고서

에서 Subtractor의 출력을 Adder의 입력노드 중 하나에 연결하고 남은 입력노드를 로 활용하므로, Adder의 출력값인 에다가 이 모두 같다고 가정하고 를 대입하면, 위 회로의 출력값 ... 는 임을 확인할 수 있다. 즉, 전압 이득이 -2가 되려면 의 값이 의 2배가 되도록 구성하면 된다.실험2. Inverting Adder먼저, 위 회로에서 임을 구할수 있다. 즉 ... 과 파형이 비슷함을 알 수 있다.마찬가지로. 으로 바꿨을 때 이론값인 가 똑같이 나옴을 확인 할 수 있다.즉 Inverting Adder에서 출력값 임을 확인 할 수 있다.실험3

리포트 | 5페이지 | 1,000원 | 등록일 2021.05.19

다운로드 장바구니
전자전기컴퓨터설계실험3 - 결과레포트 - 실험04 OP AMP(Basic Circuit) (A+)

\h - 11 -이 실험은 OP Amp를 이용해 입력 받은 신호를 더해 출력으로 내보내는 Adder와 입력 받은 두 신호의 차이를 출력으로 내보내는 Subtractor를 설계 ... experiment contents & purpose of this LabInverting Closed-Loop Circuit을 이용해 Adder와 Subtractor를 구현 ... 다.따라서 Adder의 출력식은이다.그 다음 Subtractor의 출력식은 다음과 같다.그림 SEQ 그림 \* ARABIC 11 – 2 Input Subtract Circuit설계한 회로

리포트 | 13페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29

다운로드 장바구니

이전10개12 3 4 다음10개

파워링크

신청하기