[컴퓨터 공학 실험] 논리 및 연산회로{가산기(Adder),감산기(Subtractor),부호 변환기(Code converter)}

소개글

컴퓨터 공학 실험 - 논리 및 연산회로 발표자료입니다.
가산기(Adder),감산기(Subtractor),부호 변환기(Code converter)에 대한 자세한 설명과
K-map(카르노 맵), 그림(회로도), 진리표(Truth table),파형을 일일이 만들어 넣었습니다.
회로도는 그림판이 아니라, 전자과 프로그램을 써서 직접 그렸습니다.
각 PPT 밑에 설명도 있으니, 혹시 발표하시는 분들에게 큰 도움되시리라 생각됩니다.
조교가 10점 만점에 100점을 주고 싶으나, 10점이 한계라고 참 잘했다고 하였습니다.

목차

1. 가산기(Adder)
반가산기(Half Adder)
전가산기(Full Adder)
병렬 가산기(Parallel Adder)와 직렬 가산기(Serial Adder)

2. 감산기(Subtractor)
반감산기(Half Subtractor)
전감산기(Full Subtractor)

3. 부호 변환기(Code converter)
설계절차
8421(BCD)-2421 부호 변환기
4-bit 2진 부호(4-bit Binary Code) – Gray부호 변환기

본문내용

다-1) 설계 절차(Design Procedure)
1. 진리표 구성 :
설계하려는 회로를 정의하여 진리표를 만든다.
2. K-map 작성
3. 최적화(최소된) Boolean 함수 유도 :
Minimization 기법 사용
4. 회로 구성 :
가능하면 NAND or NOR gate만으로 구성한다.
5. 회로 검증 :
실험값이 진리표의 이론값와 일치하는지 확인한다.

참고 자료

없음