시립대 전자전기컴퓨터 마이크로프로세서 Verilog를 통한 41 mux, ripple carry adder 구현

목차

1. 4:1 mux
1) 구현 코드
2) wave 결과

2. Ripple carry adder
1) 구현 코드
2) wave 결과

3. 고찰

4. 참고문헌

본문내용

b. wave 결과
- 4:1 mux의 truth table은 sel1, sel2에 00 넣어줬을 때 out이 a값, sel1,sel2에 01을 넣어줬을 때 out이 b값, sel1,sel2에 10을 넣어줬을 때 out이 c값, sel1,se1에 11을 넣어줬을 때 d값이 출력된다. Wave에 force를 이용해 00,01,10,11을 넣어줬을 때 올바른 값이 출력됨을 알 수 있다.

a. 구현 코드
- 하프애더의 로직을 사용하지 않고 오직 풀애더의 로직만을 사용해서 논리회로를 구현해야했다. 그렇기에 와이어를 하나 더 달았다. 모든 값에 0을 넣어줬을 때는 Co와 S모든 값이 0이 나왔다. 그 다음 C1에 1을 넣고 다른 값은 모두 0을 넣어줬을 때 So가 1이 나왔다. 그 다음 C1,a1에 1을 넣고 다른 값은 모두 0을 넣어줬을 때 s1 이 1이 나왔다. 이런 식으로 순차적으로 값을 증가시켰고 마지막에는 a0, a1, a2, a3, b0, b1, b2, b3, Cin에 모두 1을 넣어줬을 때 Cout 이 1이 나옴을 확인하였다.

3 .고찰
이번 과제는 Modelsim 프로그램을 이용하여 4:1 mux, ripple carry adder를 verilog로 구현하는 것이었다. 우선 모델심 프로그램이 오류가 자주 발생하여 시간이 많이 걸렸다.

참고 자료

마이크로프로세서 프린트