"논리회로설계실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

FPGA 게임 논리회로 verilog vhdl 실험12 멀티플렉서 두더지 잡기 디코더와 인코더 비동기 카운터 plc 자소서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로설계실험" 검색결과 1,861-1,880 / 2,285건

주파수응답 및 필터의 이해

(PULL) : TTL/CMOS 논리회로의 입력파형으로 고정논리레벨을 갖는 파형을 인가할 때 사용하는 조절 스위치. 푸쉬/풀에 따라TTL/CMOS 모드 선택된다. ? TTL/CMOS ... 필터실험① 저항과 캐패시터를 이용하여 고역통과 필터를 구성하고, 주파수 응답을 측정한다. 필터는 입력 신호의 주파수에 따라 그 응답이 달라지므로 여러 주파수를 회로에 인가하여 크기 ... 주파수응답 및 필터의 이해1. 실험 목적1) 주파수 응답 및 필터에 대한 이론을 학습한다.2) PSIM(소프트웨어)의 사용법을 익힌다.3) 고주파 통과 필터(HPF : High

리포트 | 12페이지 | 1,000원 | 등록일 2010.12.22

다운로드 장바구니
Nand 연산을 이용한 Xor 게이트 구현과 간단한 Adder 구현

설계▶ 회로 분석- 이 회로는 xor 게이트를 논리 게이트를 이용해서 구현해 놓은 것이다.- 기존의 nand게이트를 4개를 적절한 연관성을 이 용하여 연결하여 구현하였다.- 이 ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부작성자 :고려대 ... 한 XOR GATE설계2. FULL-ADDER설계실험결과□ 실험과정1. Quartus Ⅱ 4.0 프로그램을 실행한다.2. New Project를 만들어, 디렉토리 경로와 프로젝트

리포트 | 5페이지 | 1,000원 | 등록일 2009.05.07

다운로드 장바구니
Verilog 및 Quartus II를 이용한 논리회로 설계 실습 I-예비,결과 보고서

Verilog 및 Quartus II를 이용한 논리회로 설계 실습 I실험1 예비보고서① 3-to-8 line decoder의 동작에 대하여 조사하고 다음의 진리표를 완성하시오. ... 로 회로를 설계하여 각각의 and gate에서 8개의 output으로 신호가 출력되도록 설계하였다.? 실험 1)과 2)의 실험의 simulation 파형을 비교하시오. ... XXX11④ Digital 회로를 Verilog을 사용하여 설계하는 방법과 schematic을 이용하여 설계하는 방법을 비교하시오.-> Verilog를 사용하여 설계하는 방법

리포트 | 8페이지 | 1,000원 | 등록일 2009.01.25

다운로드 장바구니
정책평가론4E)회귀불연속설계의 의의와 유용성을 설명하시오00

한 욕구가 있는 이들에게는 특별한 도움이 주어질 때 이러한 것들에 대한 결과를 알고 싶은 경우가 많다. 회귀불연속설계는 이러한 상황에 적합한데 이 설계에 깔려있는 논리는 간단 ... 이 결과변수에 어떤 영향을 미친다면 이 두 집단에 별개의 회로선을 그었을 때 구분점에서 불연속이 나타나야 한다는 것이 그 논리이다. 본 보고서에서는 이러한 현상의 설명에 적합 ... 한 회귀불연속의 설계에 의한 정책평가에 대하여 다루려고 한다.1. 회귀불연속설계의 의의회귀불연속설계(regression-discontinuity analysis)는 실험집단과 통제집단

리포트 | 4페이지 | 3,000원 | 등록일 2010.03.17

다운로드 장바구니
충북대학교 전기전자공학 디지털실험 6장 예비

.시뮬레이션은 MyCAD을 이용하여 수행한다.① MyCAD의 사용법은 본 실험책에 수록된 부록을 참고한다.② MyCAD의 schematic tool을 이용하여 논리 연산회로를 설계 ... 실험 6. 4비트 산술논리회로와 시뮬레이션목 적1. ALU(Arithmetic Logic Unit)의 기능과 구조를 이해한다.2. MyCAD의 사용법을 익힌다.3. MyCAD ... 를 이용하여 4비트 ALU를 설계하고 시뮬레이션을 한다.원 리1. ALU의 기능과 구조ALU는 산술 연산회로와 논리 연산회로로 나누어진다.산술연산은 과 같이 가산, 감산, 증가, 감소

리포트 | 7페이지 | 1,000원 | 등록일 2008.02.18

다운로드 장바구니
실험 2. 가산기와 감산기 (ADDER & SUBTRACTOR)

하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: '08. 9. 22과목명: 논리회로실험교수명: 이재진 교수님분 반: 월8.5교시학 번: 200420026 ... ※과 논리 회로 설계 방식을 설명하시오. 또한 이 두 방법을 이용하여 4-bit serial adder와 4-bit parallel adder를 각각 구성하시오.-Serial：가수 ... 한 산술연산을 바탕으로 하고 있다. 그 중 가산기는 이진수의 덧셈을 하는 논리 회로이며 디지털 회로, 조합 회로의 하나이다. 전자계산기가 발명된 당시에는 진공관에 의해서 구성

리포트 | 11페이지 | 2,000원 | 등록일 2009.03.10

다운로드 장바구니
인코더 디코더 실험 결과보고서

를 구현하는 것으로 예비 보고서 3번 문제의 답을 알면 쉽게 구할 수 있는 실험이었다. 예비 보고서 3번을 통해 알아본 4진수/2진수 우선순위 인코더 논리 회로도를 참고해 브레드보드 ... 디지털회로실험-4장. Encoder(결과)-실험 4. 인코더와 디코더1. 실험 목표우선순위 인코더 작동법을 알아보고, 인코더의 출력을 받아 BCD/7-segment 디코더 ... to 2-line) 우선순위 인코더를 AND, OR, NOT 게이트를 사용해서 구성한 논리회로도를 참고하여 브레드보드에 구현한다. 총 입력선은 대략 3개로 구성된다.(1의 값, 2

리포트 | 5페이지 | 1,000원 | 등록일 2009.05.15

다운로드 장바구니
논리소자를 이용한 디지털 시계

논리소자를 이용한 디지털 시계목 차.1. 개요 2. 설계 명칭 및 최종 목표 3. 회로도 및 완성 결과물 4. 회로 측정 결과 5. 회로 구성 요소 및 예산 7. 문제점 및 해결 ... 방안 8. 고찰1. 개요논리소자의 구조와 동작 원리를 이해하여 디지털 시계를 제작2. 설계 명칭 및 최종 목표설계 명칭. 논리소자를 이용한 디지털 시계 최종 목표. 이론과 실험 ... 을 통해 배운 논리소자를 디지털 시계에 적용해 봄으로써 이론과 실질적 응용에 대한 관계를 확인3. 회로도 및 결과 완성물2) 결과 완성물4. 결과 완성물 테스트2) 초 테스트3) 분

리포트 | 13페이지 | 10,000원 | 등록일 2008.04.07 | 수정일 2022.01.15

다운로드 장바구니
Full adder 와 Full subtracter 예비

1. 목적전가산과 전감산의 산술 연산을 수행할 수 있는 논리 회로의 설계를 익힌다.2. 이론전가산기와 전감산기는 3개의 데이터 비트를 더하거나 빼는 논리 블록이다. 합 S와 차 ... gate)10) 저항 680Ω 5개11) LED(Light Emitting Diode) 5개12) 스위치 뱅크(5개 스위치) 2개4. 실험 방법각 실험의 회로도에 따라 회로 ... 를 결선하고 관련된 표에서 지정된 지점의 전압을측정하여 표를 완성하라.1) 전가산기의 합과 전감산기의 차의 합의 차① Boole 대수에 의해 직접 결선된 논리회로그림 28-2 Boole

리포트 | 13페이지 | 1,000원 | 등록일 2008.11.10

다운로드 장바구니
dc 14, 15

VMeasured1.2mV1.1mV10.07V10.07V→ 위 회로를 피스파이스에 돌린 결과는 실험에서의 계산 값과 일치했다. 실험에서와 같은 논리로 이를 분석하면, 실제 커패시터 내부 ... 적으로 실험에서 회로를 완성하고 충분한 시간이 지나지 않은 상태에서 전압을 측정했을 가능성도 크다.Simulation & AnalysisPSpice0V0V10.07V10.07 ... 한다.Simulation & Analysis→ 피스파이스에 위 회로를 돌리면 각 초마다의 정확한의 값을 알 수는 없지만 대략적으로 실험 결과로 첨부한 엑셀 그래프와 일치한다는 것을 알

리포트 | 14페이지 | 2,500원 | 등록일 2010.10.06

다운로드 장바구니
하이닉스 자소서

었습니다. 이러한 경험과 노하우로, 회로실험, 캡스톤 설계, 소프트웨어공학설계 등의 설계 평가에서 1위의 성적을 낼 수 있었습니다.도전하는 Mr.Cool3학년을 마치고, 영어 울렁증 극복 ... 을 구현하여 A+의 성적을 받을 수 있었습니다.집적회로설계MOSFET 소자의 동작원리를 시작으로 인버터 회로의 특성에 대해 배웠습니다. 또한 이를 통해 조합회로, 순차 논리 회로 ... Design에서 수행했던 프로젝트입니다. ATmega를 활용하여 햇빛의 조도에 따라 커튼을 제어하는 임베디드 시스템입니다. 회로의 설계는 전압을 낮추는 Regulator, ATmega

자기소개서 | 6페이지 | 3,000원 | 등록일 2011.04.04

다운로드 장바구니
논리설계 - 레지스터를 MAX-PLUS II 결과 보고서

적 절차1. RS-FF(Clocked) 설계동기화 신호(Clock)을 처리 할 수 있는 RS FF을 아래와 같이 설계하여 심볼화 한다.- 회로도(RS-FF)2. D-FF ... (Clocked) 설계동기화 신호 처리가 들어간 D-FF를 아래와 같이 설계하여 심볼화 한다.-회로도(D-FF)-심볼화(D-FF)3. 쉬프트 레지스터(Shift Register) 설계D-FF ... 제목- LAB #9 Register- Shift register에 대해 이해하고 설계한다.목적-Shift register에 대해 이해하고 설계할 수 있다.관련 학습쉬프트(s

리포트 | 6페이지 | 1,000원 | 등록일 2009.12.15

다운로드 장바구니
555 timer IC

BS Logic Unit 특징①TTL IC 및 C-MOS IC의 응용실험과 기초적인 컴퓨터 HARD WARE 설계에 적합하도록 설계②DIGITAL 회로의 설계 및 실험 실습이 가능 ... 의 회로를 TR의 E(Emitter), B(Base), C(Collector) 핀을 잘 구분하여 breadboard에 구성하고 TR의 base(B) 논리에 따른 LED 점등 상태 ... [Lab.1]ED-1000BS Logic Unit 사용법 LED구동 555 timer IC의 Astable MV회로 실습(1)학습 목표a)ED-1000BS Logic Unit

리포트 | 19페이지 | 1,500원 | 등록일 2010.04.01

다운로드 장바구니
논리회로 실험 시프트레지스터와 카운터

'CK11JKQDQ'CK11(8) NAND gate를 사용하여 Count-Up과 Count-Down할 수 있는 회로를 설계하라.문제에 정확한 조건이 없어서 2단 2진 리플 up ... QAQBQCQD10진 리플 카운터의 파형(10) 10진 동기식 Up 카운터를 설계하라.10진 동기식 up counter 회로JKQAQ'CK11JKQBQ'CKJKQCQ'CKJKQDQ ... 실험 6. 시프트레지스터와 카운터 (Shift Register & Counter)Ⅰ. 목 적시프트 레지스터와 링 카운터의 동작 원리와 특성을 이해한다. 또한 2진 시스템

리포트 | 17페이지 | 1,500원 | 등록일 2010.03.20

다운로드 장바구니
실험9. PLD를 이용한 회로구성

디지털논리회로 실험예비 레포트한양대학교전자정보시스템전공 3학년실험9. PLD를 이용한 회로구성학 번2003040520성 명우 재 홍관련이론○ PLD란?프로그램이 가능한 논리장치 ... (PLD)는 프로그램이 가능한 전자퓨즈선으로 연결된 게이트들의 배열로 구성된 집적회로를 말한다. 따라서, 설계자는 설계를 위한 부울함수 또는 진리표를 이용하여 내부논리를 규정할 수 ... 있다. 디지털 시스템의 설계를 위해서 PLD를 사용하게 되는데, 이것은 복잡한 논리함수를 하나의 집적회로로 프로그램할 수 있다는 장점이 있기 때문이다.PLD는 주로 AND 게이트

리포트 | 4페이지 | 1,500원 | 등록일 2008.05.25

다운로드 장바구니
GS건설 (플랜트 전기) 자기소개서

,000byte 이내][회로 설계 Designer]제가 전자전기공학을 선택하게 된 가장 큰 이유는 전자제품, 통신, 건설, 중공업, 자동차 등의 분야에 진출할 수 있는 다양 ... 전력시스템공학을 수강하면서 설계tool인 PSIM을 사용하여, 회로도를 직접 설계하는 것에 큰 흥미를 느꼈고 열심히 학습 하였습니다. 졸업 작품도 전력에 맞추어 [자기공명현상 ... CAD’라는 tool을 이용하여 설계도를 완성하고, 1달간의 지속적인 노력 끝에 작품을 만들 수 있었습니다. 전력에 대한 지식, 설계, 실험을 해보았다는 것에 큰 의의를 둘 수 있

자기소개서 | 4페이지 | 3,000원 | 등록일 2012.06.29

다운로드 장바구니
논리프로브 파워포인트자료대본및 결과 비고및 고찰

방향으로 번호가 매겨집니다.다음은 위 인버터의 연결다이어그램입니다.-논리프로브이번 실험의 논리프로브는 단지 논리 프로브의 사용법과 직접 회로의 연결 방법을 보이기 위해 설계한 간단 ... %정도라는 것을근거로 알 수 있습니다.비고 및 고찰이번 실험의 목적은 7404 인버터를 사용한 간단한 논리 프로브를 구성하여, 이를 이용한 회로 테스트 및 시험회로에서의 가상 ... 실험2. 논리프로브 구성-PPT를 통한 결과보고서 발표.1. 인사 및 조원소개2. 결과 보고서 발표“ ‘논리프로브 구성’ 결과 발표를 맡은 mmm 라고 합니다.”-첫 번째로 저희

리포트 | 5페이지 | 1,000원 | 등록일 2008.09.29

다운로드 장바구니
PreLab> Usage of XilinxISE on Spartan-3 프리렙 스파르탄 3 보드에서 자일링스 사용법

.2i를 다운로드 하여 설치하는 방법을 배운다.둘째, Xilinx ISE 9.2i를 사용하여 VHDL을 이용한 디지털 회로 설계, 그에 대한 시뮬레이션 및 에뮬레이션을 통해 프로그램 ... 의 검토를 수행한다.Map – 논리 회로에 대해 회로의 속도를 높이거나 사용된 게이트 수를 줄이기 위하여 다양한 최적화를 수행한다. 또한 구현하고자 하는 논리회로가 FPGA 내 ... .PSM(Programmable Switch Matrices) – CLB의 출력 신호를 이웃한 CLB의 입력으로 전달할 수 있도록 path를 만들어 주는 역할을 한다.설계된 회로

리포트 | 18페이지 | 2,000원 | 등록일 2009.01.02

다운로드 장바구니
디지털 논리회로 실험, 부울법칙 및 드모르간, 글리치, 해저드, half/full adder 실험 예비 보고서

을 이해한다.⑤ 해저드를 제거하는 방법을 이해한다.⑥ Half Adder와 Full Adder의 구성과 동작 원리를 이해한다.⑦ Adder을 이용하여 간단한 논리회로를 직접 구성 ... 해본다.2. 기본이론1) 효율적인 논리 회로를 만들기 위해서는 최적화된 부울 방정식이 필요하다. 부울 방정식을 만드는 방법으로 부울 법칙과 드모르간 정리가 사용된다.부울 대수 법칙 ... 하는 노이즈 펄스로 인해 일어나는 컴퓨터의 일시적인 오동작. 잘못된 출력이나 시스템 충돌을 일으키는 원인이 된다. 하드웨어적인 문제.해저드(Hazard) : 논리 회로에서 입력 논리값

리포트 | 5페이지 | 1,500원 | 등록일 2009.07.18

다운로드 장바구니
전자회로실험 예비 레포트 #6 -MOSFET의 특성

전자회로 설계 및 실험예비 REPORT(실험 12. MOSFET의 특성)실험 12. MOSFET의 특성1. 실험 목적① 소자 문턱 전압과 소자 전도도 변수를 측정해 본다 ... 수 있고 제조 공정이 간단해서 MOSFET만으로 디지털 논리 기능과 메모리 기능을 실현할 수 있다.② 전류 전도를 위한 채널의 형성 : NMOS 트랜지스터의 경우에는, 게이트 ... 을 때, 포화 영역에서 동작.위의 두 가지 영역에 대해서, 두 영역 사이의 경계는와 같고, 이때의을에 대입하면는 다음과 같다. ⇒3. 실험 부품 및 장비- 전원 : 듀얼 전원 공급기

리포트 | 5페이지 | 3,000원 | 등록일 2010.01.29 | 수정일 2023.06.21

다운로드 장바구니

이전10개 89 90 91 92 939495 96 97 98 다음10개

파워링크

신청하기