"논리회로설계실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

FPGA 게임 논리회로 verilog vhdl 실험12 멀티플렉서 두더지 잡기 디코더와 인코더 비동기 카운터 plc 자소서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로설계실험" 검색결과 1,821-1,840 / 2,284건

2010하반기 하이닉스 이공계(서류합격 자소서)

에 대해 이해하였으며, 이를 바탕으로 팀프로젝트를 진행하며, 반도체 설계에 대해 한층 더 깊이있는 이해를 하였습니다.그리고, 논리회로실험과, 전자회로실험을 통하여, 반도체의 원리가 되 ... 하겠습니다.직무관련경험(프로젝트 등)(1000자 이내)[반도체]전공수업인 반도체공학 과목을 수강하며, 반도체의 생산공정과정과, 설계에 대해 학습하였습니다. 이를 통하여 반도체의 원리와 특성 ... 는 이론에 대해 실험을 통하여 확인하며, 이해의 깊이를 강화하였습니다.[통신 및 네트워크]통신과 네트워크 관련 수업을 수강하며, Matlab을 이용하여 노이즈 제거하고, 수신기

자기소개서 | 2페이지 | 3,000원 | 등록일 2010.12.17 | 수정일 2022.02.20

다운로드 장바구니
디지털 논리회로 실험 텀프로젝트(디지털 주사위-아주 간단한 카운터회로 이용)

1. 작품 구상 디지털회로 실험 및 설계 시간에 우리는 여러 가지 디지털논리소자들에 대해 배웠다. 처음엔 간단한 논리게이트들로 시작하여 여러 플립플롭들과 먹스, FND, 그리고

리포트 | 6페이지 | 2,000원 | 등록일 2010.06.11

다운로드 장바구니
논리실험 (연산논리장치)

하는 부분을 별도로 설계하거나, 또 산술 오퍼레이션과 논리 오퍼레이션을 겸하여 수행할 수 있도록 설계한다.2. 산술 논리 장치 설계그림 9-23은 한 단계만으로 된 산술 연산 회로 ... 을 선택하고,=1이면 논리 회로의 출력이 선택된다. 이런 방식으로 결합하는 것이 ALU를 설계하는 최선의 방법은 아니다. 일반적으로 산술연산회로(Arithmetic circuit ... ◈제목-연산 논리 장치◈목적1. 상용 연산논리장치의 기능을 이해한다.2. 상용화된 4비트 연산논리장치를 이용하여 두 수의 덧셈, 뺄셈 및 크기 비교를 실험함으로써 연산논리장치

리포트 | 3페이지 | 1,000원 | 등록일 2008.09.19

다운로드 장바구니
C 측정회로 설계(커패시터미터용)

설계3. C 측정회로 설계(커패시터미터용)* 실험 목적: C측정 회로구성에 앞서 Capacitor의 특성을 알아 본 후, 적분기에서 커패시터의 영향을 알고 다른 파라미터와의 상관 ... 관계를 안다. 또 그것을 이용하여 커패시터의 용량을 측정할 수 있는 회로를 설계할 수 있도록 한다.* 실험 기기:오실로스코프, 직류전원장치, 파형발생기1. C측정회로 구성에 앞서 ... 하였다. 즉 용량이 제일 큰 470uF capacitor에 연결 된 LED의 불이 들어오는 시간이 제일 긴 것을 직접 확인 할 수 있었다.3년 전, 논리회로 실험에서 LED를 사용한 이후

리포트 | 10페이지 | 1,500원 | 등록일 2009.06.25

다운로드 장바구니
논리설계 - 멀티플렉서를 MAX-PLUS II 로 실습을 한후 결과 보고서

을 내보내는 장치입니다.- 가산기란 이진수의 덧셈을 하는 논리 회로이며 디지털 회로, 조합 회로의 하나이다.- 전가산기전가산기는 이진수의 한자리수를 연산하고, 하위의 자리올림수 입력 ... 자리에서 빌려온 빌림수를 포함하여 3개의 입력비트들의 감산을 행하는 조 합논리 회로이며, 세개의 입력 X,Y,Bо과 2개의 출력 D,B₁을 갖는다. 세개의 입력변수는 x를 피감수 ... 감산기의 회로였습니다. 하지만 예전에 실습을 하였던 자료들을 모두 삭제를 하였기 때문에 가산기와 감산기 및 회로들을 다시 재설계를 하는 경우가 생겼습니다. 그래서 실습시간이 많이

리포트 | 6페이지 | 1,000원 | 등록일 2009.12.15

다운로드 장바구니
장비측정실험

, 진폭 조절부 가 있다. 이번 실험에서의 함수발생장치는 BNC-BNC 전선을 사용하여 오실로그코프와 연결하여 사용하며 보통의 경우 또는 다른회로에 일정한 파형을 입력하고자 하였을때 ... 시킬 수 있다.보통의 경우 출력 준위 스위치의 경우 0dB 로 한다. 이 출력 준위 스위치를 조절하여 출력의 크기를 조절할 수 있다. 논리 회로로 많이 사용되는 TTL 의 경우 0V ... ≪물리학 및 실험Ⅱ≫1. 실험 제목 : 장비측정연습2. 실험 목적 :물리학 실험에 필요한 기분 측정 장비인 오실로스코프, 함수발생기, 디지털멀티미터, 브레드보드의 사용법을 익히

리포트 | 8페이지 | 1,000원 | 등록일 2011.03.19

다운로드 장바구니
슈미트 트리거 예비와 결과

)디지털 시스템은 “0”과 “1” 두 가지 상태만을 가지는 소자들로 구성되어 있지만 실제로 이런 상태들의 변화 사이에 중간 상태가 존재한다. 그런데 중간상태들로 인하여 전체 논리회로 ... 1)실험제목 : 슈미트 트리거2)목적TTL 및 CMOS 소자의 슈미트 트리거 게이트를 다른 게이트들과 비교해보고, 그동작 특성 및 응용에 대하여 살펴본다.3)관련이론(참고문헌 ... 하는 경계 전압준위와 “0” 으로 인식하는 경계 전압준위가 정해진 값만큼 차이가 나는 소자로서, 이 경계값에서 급격하게 변화가 일어나도록 설계되어 있다. 따라서, 중간사태가 거의 존재하지

리포트 | 2페이지 | 2,500원 | 등록일 2010.06.27

다운로드 장바구니
[예비]4-bit Adder 회로 설계

설계실습 10. 4-bit Adder 회로 설계1. 목적조합논리회로의 설계 방법을 이해하고, 조합논리 회로의 한 예로 가산기 회로를 설계한다.2. 실험준비물직류전원장치 1대멀티 ... ) 로직 회로를 설계하여라.(4) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계하여라.(5) 4-비트 가산기 회로를 위의 전가산기 회로를 이용해 설계 ... Quad 2 input XOR gate (74LS86) 2개4-bit binary adder (74LS83) 1개LED 10개Toggle Switch 15개점퍼선 다수3. 설계실습 계획

리포트 | 3페이지 | 1,500원 | 등록일 2008.11.16

다운로드 장바구니
Verilog 및 Quartus II를 이용한 논리회로 설계 실습 3-예비,결과 보고서

해서 설계한 논리도를 바탕으로 7조의 회로도를 참고해서 작성했다.이 회로 설계에는 7404, 7408, 7411, 7427, 7432 총 11개의 IC를 사용했다. 실험중 ... view를 이용해 얻은 것이다.실험3 결과보고서?설계된 회로의 동작 및 설계 방법에 대하여 검토하고 토의 사항을 기술하시오.input (BCD 9의 보수)output (7-segment ... 설계이 회로도는 예비보고서에 작성했던 BCD code의 9의 보수기 논리도를 바탕으로 설계과정에 필요하다 생각되어 7조의 회로도를 참고하여 작성한 것이다.9의 보수기에는 7404

리포트 | 8페이지 | 1,000원 | 등록일 2009.01.25

다운로드 장바구니
기본논리게이트 결과보고서

? 실험순서① 디지털 실험기관 위에 7408 AND 게이트를 이용하여 논리게이트 실험회로 (a)를 구성하고 데이터 스위치 SW₁과 SW₂를 각각 A, B에 연결하고, SW₁과 SW₂ ... , 7400 NAND 게이트, 7402 NOR 게이트, 7486 XOR 게이트를 이용하여 논리게이트 실험회로 (b), (c), (d), (e)를 구성하고 절차 (l)을 반복하여 표 ... ? 실험 제목 : 기본논리게이트? 목적 : 기본논리게이트인 NOT, AND, OR, NAND, NOR, XOR 게이트의 동작 특성 및 응용에 대하여 살펴본다.? 관련이론? AND

리포트 | 12페이지 | 1,000원 | 등록일 2009.09.21

다운로드 장바구니
디지털전자실험 - counter 회로

ounter)논리상태 확인용 : LED, FND실험 3-1 4-bit 비동기식 업 카운터 회로회로도설치방법위의 그림과 같이 4개의 J-K 플립플롭(2개의 7476)을 이용하여 4 ... 은 꼭서 Q0~Q3의 논리 상태를 측정하여 결과를 기입한다.위 실험 3-1와 거의 비슷한 회로를 구성하며 한 가지 틀린 점은 CLR 쪽에 Q1 과 Q3 를 NAND 하여 CLR 쪽 ... 디지털회로 실험 결과 보고서목적Flip-Flop 을 이용한 동기식(synchronous)카운터와 비동기식(asynchronous)카운터[=리플(ripple)카운터] 회로를 구성

리포트 | 12페이지 | 2,000원 | 등록일 2009.01.30

다운로드 장바구니
디지털논리회로실험 - 제 5장 기본연산회로

디지털회로실험예비 보고서(제 5장 기본 연산회로)학과학번성명1조컴퓨터공학과20040244김선습안현태안정민김성훈제 5장 기본 연산회로1. 실험 목적 및 기본 개념실험 목적: 연산 ... 회로의 기초가 되는 반가산기, 전가산기, 반감산기, 전감산기의 구성 및동작 특성을 실험을 통하여 이해하며 학습한다.2. 실험 과정, 회로도 및 타이밍 다이어그램그리고 예비실험 및 ... 조사2.1 반가산기(HA : Half Adder)반가산기는 [그림 A]와 같이 2개의 1Bit 2진수 A, B를 더하여 그의 합(S)과 자리 올림수(C)를 출력하는 논리 연산회로이

리포트 | 12페이지 | 1,500원 | 등록일 2008.11.28

다운로드 장바구니
디코더와 인코더

도 하고 기호나 숫자를 코드화하는 것을 인코딩이라 한다. 예를들면 8x3 인코더를 설계하면 이 인코더는 입력이 8개이고 출력은 3개의 출력이 필요하다. 이 회로의 진리표를 작성하면 이 ... 면 이와 같다그림 8x3 디코더 회로3. 실험방법가. 기기 및 부품- 74LS04, 74LS08, 74LS32, 74LS85, 74LS86, 74LS138, 74LS147, LED ... , 4075나. 실험순서a. 디코더와 인코더1) 그림의 3x8 회로를 구성한뒤 스위치를 조합하여 진리표를 완성한다.2) 그림의 8x3 회로를 구성한뒤 스위치를 조합하여 진리표

리포트 | 7페이지 | 1,000원 | 등록일 2009.05.31

다운로드 장바구니
TTL NAND NOR 게이트의 정의와 동작

이어스로 동작하게 된다. 따라서 Q4가 포화 상태가 되므로 출력은 논리 0이 된다.위의 그림의 게이트 회로에서 저항값은 R1은 4kΩ, R2는 1.6kΩ, R3는 2kΩ, R4 ... , OUT2가 모두 H 레벨로 되는 순간이 있기 때문이 다. 이것은 통칭 비어드라 불린다. 디지털 회로에서는 비어드 가 도처에서 발생한다. 디지털 회로 설계에서는 이러한 비어 드 ... 실 험 예 비 보 고 서실험 단원 및 제목TTL NAND/NOR 게이트의 정의와 동작검사란1) 실험 목적TTL/NOR 게이트의 정의와 동작에 대하여 다음과 같은 내역으로 학습

리포트 | 8페이지 | 2,000원 | 등록일 2009.07.11

다운로드 장바구니
44장 예비레포트 2진 가산과 전가산기

(Exclusice-OR) 게이트의 특성을 이해한다.3. IC 논리블록을 사용하여 전가산기를 구성한다.[실험 장비 및 재료]? 전원 공급 : 가변 직류 저전압? 장비 : 디지털멀티미터? 저항 ... 개[기초이론](1)2진 가산기산술회로는 2진수나 2진 코드화된 10진수로 더하기, 빼기, 곱하기, 나누기 같은 산술기능을 수행하는 조합회로이다. 우리는 계층적 설계를 통해 산술회로 ... 기라고 하며, 세 비트의 합을 수행하는 회로를 전가산기라고 한다. 반가산기 2개로 전가산기의 기능을 수행할 수 있다. 반가산기와 전가산기는 다른 산술회로를 설계하는 데 기본이 되

리포트 | 8페이지 | 1,000원 | 등록일 2009.11.29

다운로드 장바구니
BCD TO 7 SEGMENT

한 Diagram 및 Simulation 결과 5. 실험을 위한 회로도 6. 실험결과 7. 시연사진 및 동영상(CD) 첨부1. 7-Segment 란?Display장치 디지털시계, 전자계산기 등 ... . Max+plus II 10.2 를 이용한 Diagram (계속)Waveform Edit를 이용한 Simulation앞장과 같은 논리회로를 가진 집적회로는 BCD Code를 효과 ... 적으로 10진수로 변환시킬 수 있을 것이다. 다음 장 부터는 BCD Code의 10진수 변환을 확인하기 위하여 7-Segment를 이용하여 과연 IC 74SL47 집접회로가 유추한 논리

리포트 | 22페이지 | 10,000원 | 등록일 2009.04.10 | 수정일 2017.07.16

다운로드 장바구니
디지털 시스템 및 실험-Experiment 6

과 목 : 디지털 시스템 및 실험-Experiment 6목적? 조합 논리회로의 예로서 멀티플렉서와 디멀티플렉서의 동작 원리 및 특성을 확인한다.결과(1) 4-to-1 멀티플렉서 ... (예: 선풍기의 바람 세기를 멀티플렉서를 활용하여 강, 중, 약 3단계로 조절하는 회로를 설계해보는 실험등) 에 대한 실험도 해 볼수 있는 기회가 있었으면 한다. ... . 첫 실험이 멀티플렉서를 확인해보는 실험이었고 두 번째 실험이 디멀티플렉서를 확인해보는 실험이었다. 마지막 실험이 멀티플렉서와 디멀티플렉서를 중첩 이용한 회로로서, 회로구성에 약간

리포트 | 3페이지 | 1,000원 | 등록일 2009.06.29

다운로드 장바구니
1-bit Full Adder and 8-bit carry select Adder Design

ry select adder를 만드는 실험이었다. 우선 대략적인 회로의 설계 모습을 본다면 다음과 같다.위의 실험에서 4개의 FA가 1개의 4 bit binary ripple ... 었다. Mux란 multiplexer 의 약자로, 복수회로에서 입력되는 신호 중 어느 하나의 입력신호를 선택하여 출력회로에 실어 주는 기능을 수행하는 데이터 선택 논리회로라고 한다 ... 적인 회로의 설계모습은 다음과 같다.위의 그림을 통해서 쉽게 확인할 수 있듯이, BCD Adder는 4 Bit binary ripple carry adder 두 개와 AND

리포트 | 7페이지 | 3,000원 | 등록일 2010.01.29 | 수정일 2023.06.21

다운로드 장바구니
[논리회로실험] 가산기와 감산기 (예비)

의 특징과 논리회로 설계 방식을 설명하시오. 또한 이 두 방법을 이용하여 4-bit serial adder와 4-bit parallel adder를 각각 구성하시오.(1) 병렬가산기 ... 을 시키려면 많은 시간이 걸린다.4) 이론의 반감산기의 진리표를 참고하여 부울 함수를 구하고 논리 회로를 구성하시오.반감산기의 진리표입 력출 력XYBD0000011110011100반 ... 감산기 부울함수B=X prime BULLET Y#D=X prime Y+XY prime5) 이론의 전감산기의 진리표를 참고하여 카노맵을 통해 부울 함수를 구하고 논리 회로를 구성하시

리포트 | 11페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
디지털논리회로실습 - 제 7장 디코더 인코더

8단자, 출력 3단자 인코더가 있다. 여기서 주의할 사항은 여러 개의 입력 중에서 2개 이상의 입력이 동시에 인가될 수 없다는 것이다. 인코더 설계는 조합논리회로 설계과정과 동일 ... 으로 표현함.A = D2 + D3B = D1 + D3위에서 구한 출력변수에 대한 논리식을 근거로 [그림 A]와 같은 논리회로도 설계.[그림 A] 4X2 인코더A B C DA (MSB ... 디지털회로실험예비 보고서(제 7장 디코더와 인코더)학과학번성명1조컴퓨터공학과20040244김선습안현태안정민김성훈제 7장 디코더(Decoder)와 인코더(Encoder)1. 실험

리포트 | 23페이지 | 2,000원 | 등록일 2008.12.08

다운로드 장바구니

이전10개 87 88 89 90 919293 94 95 96 다음10개

파워링크

신청하기