"논리회로 verilog HDL"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

논리회로 verilog HDL verilog hdl 전전설2 verilog 동기 비동기 시립대 논리회로 디지털논리설계 시립대 전전컴 vivado verilog 디지털시계

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로 verilog HDL" 검색결과 141-160 / 196건

판매자 표지

전자전기컴퓨터설계실험2(전전설2)5주차결과

)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 조합회로 중 디코더, 인코더, 멀티플랙서를 구현하고 그 원리를 이해한다.2. 배경 지식(Essential ... 개의 OR gate , inverter를 이용하여 회로를 구현할 수 있다.다. 멀티플렉서여러 개의 데이터를 입력 받을 때 그 중 하나를 선택하여 출력하는 논리 회로로 선택은 지정 ... 신호 처리기 등등을 시뮬레이션 가능하게 한 프로그램이다.나. HBE-ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 장치

리포트 | 20페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)4주차결과

)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 가산기 구현의 응용인 감산기를 구현하고 또한 비교기를 구현한다.2. 배경 지식(Essential ... 신호 처리기 등등을 시뮬레이션 가능하게 한 프로그램이다.나. HBE-ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 장치 ... 위의 결과값을 통해 논리 회로를 만들어보면 1bit 감산기는 다음과 같다.나. module instance 설계 시 주의할 점앞서 4bit 비교기에서 있어서 맨 왼쪽 bit

리포트 | 19페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)7주차예비

Lab)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 순차회로를 이해하고 순차회로 중 플립플롭 회로에 대해 이해한다.2. 배경 지식(Essential ... Backgrounds for this Lab)가. 스테이트 머신외부의 입력과 시스템 clock에 의해서 state가 바뀌게 되고 state에 의존하여 출력값이 결정되는 회로를 의미한다.나 ... 라 input에 의해 state도 변경되고 output도 얻을 수 있다. 즉, 현재상태와 input에 의해 output과 state가 결정되는 회로이다.Ⅱ. 방법 (Materials

리포트 | 17페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)4주차예비

this Lab)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 가산기 구현의 응용인 감산기를 구현하고 또한 비교기를 구현한다.2. 배경 지식(Essential ... -ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 장치로 회로에서 많이 사용되는 Switch, LED와 같은 주변 장치를 위주로 구성 ... 를 취하기 위해선 해당 수의 1의 보수를 취해주고 1을 더 해주면 된다.나. Combinational Logic정해진 input이 들어오면 정해진 output이 나오는 회로

리포트 | 16페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)6주차결과

)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 순차회로를 이해하고 순차회로 중 플립플롭 회로에 대해 이해한다.2. 배경 지식(Essential Backgrounds ... 을 시뮬레이션 가능하게 한 프로그램이다.나. HBE-ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 장치로 회로에서 많이 사용 ... for this Lab)가. 순차회로정해진 input이 들어오면 정해진 output이 나오는 조합회로와는 달리 input과 다르게 현재 상태와 현재 입력의 조합으로 정해지는 회로

리포트 | 13페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)8주차예비

)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 카운터 회로를 만들고 이를 응용하여 segment, piezo에 관하여 익힌다.2. 배경 지식(Essential ... . HBE-ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 장치로 회로에서 많이 사용되는 Switch, LED와 같은 주변 장치 ... 를 위주로 구성하여 장비의 크기를 간단하게 만든 모델이다. 가장 큰 특징으로는 Breadboard를 가지고 있어 다양한 회로를 실험할 수 있다. 또한 FPGA 디바이스를 모듈

리포트 | 26페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)8주차결과

으로 HDL 중 하나인 verilog를 사용하여 카운터 회로를 만들고 이를 응용하여 segment, piezo에 관하여 익힌다.2. 배경 지식(Essential ... 나 디지털 신호 처리기 등등을 시뮬레이션 가능하게 한 프로그램이다.나. HBE-ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 장치 ... 로 회로에서 많이 사용되는 Switch, LED와 같은 주변 장치를 위주로 구성하여 장비의 크기를 간단하게 만든 모델이다. 가장 큰 특징으로는 Breadboard를 가지고 있

리포트 | 24페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
서울시립대학교 전자전기컴퓨터설계실험2 제03주 Lab02 Post

.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.

리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
실험2 제06주 Lab04 Post Comparator

LabVerilog HDL의 사용방법을 숙지하고 이를 이용하여 직접 논리회로를 설계, 제작할 수 있다. 이전 실험을 통해 습득한 Modeling을 통해 1-bit Subtracter와 1 ... 두 Input 사이의 대소 관계를 살피는 회로로, 논리 회로를 조합시켜서 만든다. Input A와 B를 비교했을 때, A>B이면 AGB=1, A=B이면 EQ=1, A (Sum of even ... 와 비슷한 Logic gate circuit 형태를 띄지만, Inverter 2개를 이용하여 AND gate와 연결시켜줌으로써 Add 연산대신 Sub 연산을 수행하는 회로이다.4-bit

리포트 | 8페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
실험2 제05주 Lab03 Pre Gate Primitive & Behavioral Modeling

. Introduction1) Purpose of this LabVerilog HDL의 사용방법을 숙지하고 이를 이용하여 직접 논리회로를 설계, 제작할 수 있다. Gate primitive ... 할 수 있다.2) Essential background for this Lab⦁ Verilog HDLVerilog Language는 전자회로 및 시스템에 쓰이는 Hardware ... Description Language이다. 즉 Hardware 기술 언어이다. 이는 회로 설계, 검증, 구현 등 여러 용도로 사용할 수 있다. Verilog의 기본 설계단위

리포트 | 8페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
부울 대수 논리식의 간소화 - Verilog HDL 예비보고서

하고 Programing하는 방법을 이해한다.2. 기 본 이 론1) 소개- Verilog HDL은 전자 회로 및 시스템에 쓰이는 하드웨어 기술언어(HDL)이다. 줄여서 ‘Verilog'이라고 부르 ... 기도 한다. 회로 설계, 검증,구현등 여러 용도로 사용할 수 있다.2) Verilog HDL의 역사- 1983년 Gateway Design Automation사에서 하드웨어 기술언어인 ... 1. 실 험 목 적- 부울대수를 Verilog HDL의 형태로 표현하는 방법을 이해한다.- Verilog HDL code로 Quartus Ⅱ를 이용하여 합성

리포트 | 3페이지 | 1,000원 | 등록일 2013.10.31

다운로드 장바구니
FPGA를 이용한 디지털 시스템 설계(인하대) MUX, Decoder, Comparator 보고서

하는 것이다.MUX는 Multiplexer의 줄임말로 선택 입력신호에 의해 여러 개의 입력 중에서 하나를 선택하여 출력하는 논리회로이다. 다중 입력 데이터를 단일 출력하므로 데이터 ... 코드는 2n개의 다른 정보들을 표현할 수 있다.따라서 일반적으로 n-bit 입력코드를 m-bit 출력 코드로 변환하는 조합 논리회로를 n-to-m decoder라 하고 입력과 출력 ... Binary decoder의 진리표와 논리회로를 나타내면 다음과 같다.출력회로는 출력bit와 동일한 개수의 AND게이트를 사용하여 각 minterm함수를 구현함으로써 만들 수 있

리포트 | 18페이지 | 2,000원 | 등록일 2014.11.26 | 수정일 2015.09.30

다운로드 장바구니
C 기반 ALU 설계. 컴퓨터구조 ALU 설계 과제

Vertex4 SoC Master3 / 송태훈 / 홍릉과학 ( Altera Quartus 2 와 Modelsim 을 사용한 ) Verilog HDL 논리회로 설계 / 이승호 / 한티 ... 시간 Modelsim 으로 확인하려 했지만 , 에로사항 ( 소스 에러 ) 으로 실패참고문헌 ( Verilog_HDL 을 이용한 ) FPGA 설계 이론 및 실습 : Xilinx ... , 소스 작성 및 시뮬레이션 역할분담2 차 6/8 PM 02~04 주제 자료조사 / Tool 선정 / 연구 자료조사 : 중앙도서관 verilog 및 c 관련 검색 Tool 선정

리포트 | 33페이지 | 3,500원 | 등록일 2013.01.28

다운로드 장바구니
verilog HDL을 이용한 LED주사위 설계 보고서 (자판기 or 신호등)

간단한 동작원리로 동작하는 주사위 내부의 제어기의 회로를 Verilog HDL 언어를 이용하여 직접 코딩하고, Verilog HDL 언어를 조금 더 숙련되게 사용하고자 한다. 또한 ... 설계한 주사위 제어기의 회로가 정상적으로 동작하는지 테스트벤치를 이용하여 확인해볼 것이다. 그리고 주사위 설계 프로젝트를 통하여 팀원들 간에 Verilog HDL 언어를 이용 ... *************0000000111001101100111111111011주사위 회로 Verilog HDL 코드module DICE(CLK, RST, STOP, Y);input CLK

리포트 | 7페이지 | 1,500원 | 등록일 2013.07.16

다운로드 장바구니
비동기 제어 신호 set을 갖는 dff 프리미티브 회로 설계

스위치레벨모델 dff with async set 설계소개글Verilog HDL을 이용한 디지털 논리 회로입력 신호:clk,d출력 신호:q,qn가용 트랜지스터:6개Pmos ... 으로 Verilog HDL을 이용하여 코딩 되었으며 모델심을 이용하여그 기능을 확인하였다.(작성자:탁형옥 2012.8.25)`timescale 1ps/1psmodule dff_as ... 와 Nmos Transistor를 이용한 Switch 모델회로 설계최소한의 mos 트랜지스터를 사용하도록 설계한다.위의 동작을 확인하기 위한 테스트 벤치 파일과 그 출력 파형상기한 내용

리포트 | 5페이지 | 50,000원 | 등록일 2012.08.26

다운로드 장바구니
[디지털시스템실험(Verilog)] Verilog 기본 실습 예비보고서

① Verilog 언어의 개념을 이해하고 코딩을 위한 기본 문법을 익힌다.② 코딩한 Verilog의 시뮬레이션을 위해 HDL 시뮬레이터인 ModelSim의 사용 방법을 익힌다.③ Full ... adder를 Verilog로 구현하고 모듈화하여, 32-bit adder를 시뮬레이션해본다.실험준비물ModelSim(HDL Simulator)기본지식① Verilog HDL ... (Verilog Hardware Description Language)하드웨어 기술 언어로서 하드웨어를 설계하고 검증하는 데 사용된다.Verilog HDL(이하 Verilog)의 장점은 디버깅

리포트 | 2페이지 | 1,000원 | 등록일 2011.10.05

다운로드 장바구니
스위치 모델 dff 회로 설계

스위치레벨모델 dff 설계소개글Verilog HDL을 이용한 디지털 논리 회로입력 신호:clk,d출력 신호:q,qn가용 트랜지스터:8개Pmos와 Nmos Transistor ... 파일과 그 출력 파형상기한 내용으로 Verilog HDL을 이용하여 코딩 되었으며 모델심을 이용하여그 기능을 확인하였다.(작성자:탁형옥 2012.7.30)`timescale 1ps ... 를 이용한 Switch 모델회로 설계DFF의 출력으로 Q와 Qn이 상보관계를 유지하도록 설계한다.최소한의 mos 트랜지스터를 사용하도록 설계한다.위의 동작을 확인하기 위한 테스트 벤치

리포트 | 5페이지 | 5,000원 | 등록일 2012.07.31

다운로드 장바구니
게이트 레벨 혹은 스위치 모델 dff (데이터 플립플롭)

게이트(혹은 스위치) 레벨 dff소개글Verilog HDL을 이용한 디지털 논리 회로 dff회로를Nand Gate를 이용한 게이트 레벨 회로 설계Pmos와 Nmos ... Transistor를 이용한 Switch 모델회로 설계위의 동작을 확인하기 위한 테스트 벤치 파일과 그 출력 파형상기한 내용으로 Verilog HDL을 이용하여 코딩 되었으며 모델심을 이용 ... )// 설명 :// 데이터 래치 회로`timescale 1ps/1psmodule dff_using_latch ( output q, input clk,d );wire n;dlatch_p

리포트 | 9페이지 | 5,000원 | 등록일 2012.07.27

다운로드 장바구니
dmac final report

우리는 한 학기 동안 디지털 논리회로 2를 수강하면서 FPGA와 verilog HDL 이라는 언어를 새로이 접하였다. 물론 1학기에 디지털 논리회로 1이나 컴퓨터기초공학설계 및 실험 ... 과목에서도 잠깐 다룬 적이 있으나, 본격적으로 verilog를 배우기 시작한 것은 2학기 때부터라고 할 수 있을 것이다.디지털논리회로2에선 verilog도 배웠지만, 여러가지 ... 에 배운 회로들을 매시간마다 verilog로 작성하고, DE2-70 보드에 Porting 하여 결과를 관찰했다. 이러한 식으로 verilog와 많은 논리회로에 익숙해졌지만, 실제로 순차

리포트 | 19페이지 | 2,000원 | 등록일 2012.02.29

다운로드 장바구니
Verilog-HDL 을 이용한 ALU 설계

논리회로설계 텀프로젝트입니다.Verilog-HDL 을 이용한 ALU 설계 입니다.기본적인 ALU 를 설계하여.① exponential - 지수② factorial - 팩토리얼③ multiply - 곱셈을 구현하는 프로젝트 소스입니다.

리포트 | 2,000원 | 등록일 2011.06.09 | 수정일 2016.02.05

다운로드 장바구니

이전10개 1 2 3 4 5 6 789 10 다음10개

파워링크

신청하기