"bit.c"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

atmega128 스탑워치 컴퓨터구조 족보 verilog 베릴로그 컴퓨터네트워크 vhdl FPGA atmega128 선풍기 컴활2급 마이크로프로세서

판매자 표지는 다운로드시 포함되지 않습니다.

"bit.c" 검색결과 121-140 / 18,024건

판매자 표지

삼성전자 파운드리 합격 자소서 2024 상반기

를 설계해 보고 4bit Register와 SRAM을 모두 포함하는 One Chip IC layout Design을 진행하였습니다.2. Vivado와 Verilog를 이용하여 디지털 ... 한 노력 결과, 최정점인 9단을 달성할 수 있게 되었으며, 포기하지 않고 계속 노력하면 결국 결과를 낼 수 있다는 것을 배웠습니다.1. 학부 4학년 때, 졸업 프로젝트로 1024bit ... 의 Virtuoso를 이용하는 것으로 초기에 저희 조는 4bit Register를 설계하기로 하였지만 독창적인 결과를 창출하기 위해 저는 SRAM을 추가하는 것을 제안하였습니다. 하지만, SRAM

자기소개서 | 6페이지 | 3,000원 | 등록일 2024.09.30 | 수정일 2024.10.02

다운로드 장바구니
논리회로설계실험 9주차 counter설계

한 ripple counter의 기본 구조이다. 우선 4 bit의 output을 0으로 초기화 하고 시작한다. 이때 Q = 0, Q_BAR = 1인 상태가 되는데 Q_BAR가 flip ... 와 같각 out_bar와 out이 한bit씩 입력되는 것을 확인할 수 있다. 또한 다음 flip flop의 clk에는 이전 flip flop의 out_bar가 입력되는 것을 알 수 있 ... 1) Objective of the Experiment(실험 목적)이번 실습에선 강의에서 배운 내용을 바탕으로 Structural modeling으로 Ripple counter

리포트 | 6페이지 | 3,000원 | 등록일 2023.09.11

다운로드 장바구니
Counter 회로제작 (기초공학실습, KAIST)

다. ?2진수의 표시형태는 0과 1로 구성되어 있고, 전기적으로 ON이면 1 , OFF이면 0을 의미한다. ?2진수의 한 단위를 비트(Bit) 라고 한다. 앞에서 배운 T F-F은 1 ... 비트의 카운터라고도 부른다. ?타이밍신호를 주면 0이었든 출력이 1이 되고, 다음 타이밍신호가 입력되면 1을 더해야 하는데, 자기 자신의 숫자 범위를 벗어나므로 다시 0으로 된다 ... . 지금 설명했듯이 카운터의 근본회로는 T F-F이다. 이것을 이용하여 카운터회로를 구성하기 위해 먼저 2진수숫자와 관련하여 4비트 카운터 신호체계를 살펴보면 아래 그림과 같다.1

리포트 | 8페이지 | 1,500원 | 등록일 2020.12.31

다운로드 장바구니
디집적, 디지털집적회로설계 실습과제 7주차 인하대

4-bit Full Adder그림1은 4bit Full adder의 코드이다. 우선 library 파일을 작성해주었다. Condition을 살펴보면 scale = 0.06u ... adder 2개와 or 하나로 출력 S, C 입력 ina, inb, cfirst를 받는 1bit full adder를 작성했다. Half adder까지 subcircuit을 작성 ... imulation 성공그림3은 adder의 simulation이다. 위부터 순서대로 inA, inB입력, cin, S, cout이다. 앞서 코드에서 살펴보았듯이 1bit input

리포트 | 8페이지 | 1,500원 | 등록일 2021.08.31

다운로드 장바구니
연세대 디지털논리회로 프로젝트 (QM method 구현하기)

개의 for문을 이용해서 group 간의 minterm들을 비교하며 각 minterm이 1 bit만 차이날 경우 다음 column에 저장한다. 단 minterm들을 합칠 때 s ... number의 bit 수가 변수의 개수보다 적은 경우 while문을 통해 앞에 0을 추가한다.Ex) var_num = 3, int_list = minterms = [0 1 2 5 6 7 ... 의 binary number에서 1의 개수에 따라 group을 나누어 column1에 저장한다.Line 15~19: combine 함수를 사용하여 column2부터 최대 column6

리포트 | 11페이지 | 10,000원 | 등록일 2021.12.12

다운로드 장바구니
결과보고서(3) Shift Register 시프트레지스터

고, 데이터가 일단 저장되면 각 비트는 직렬 출력에서와 같이 한 비트씩 출력되는 것이 아니고, 모든 비트들이 동시에 출력선에 나타난다.실험 결과,Din을 1로 하여 첫 번째D 입력 ... 로 (d) 시프트 레지스터를 응용한 가장 간단한 카운터인 링 카운터(Ring counter)를 구성한 것이다. 링 카운터는 직렬 입력, 병렬 출력 시프트 레지스터의 최종 출력을 다시

리포트 | 5페이지 | 3,000원 | 등록일 2020.10.14

다운로드 장바구니
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 2주차 예비+결과(코드포함) HBE-Combo2-SE board

며, A, B의 입력과 C_in의 입력, 즉 총 세 개의 입력을 받는다. 출력은 Half Adder와 마찬가지로 Sum과 C_out를 내보낸다.5)4-bit Ripple Carry ... Symbol을 이용하면, 직접 만든 회로를 Symbol화하여 필요한 경우 간편하게 불러와 사용할 수 있다.4)1-bit Full Adder는 두 개의 Half Adder로 이루어지 ... Full Adder는 4개의 1-bit Full Adder로 이루어지는데, 각각의 1-bit Full Adder가 An, Bn의 두 입력을 받고, 첫 번째 1-bit Full

리포트 | 8페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

다운로드 장바구니
VHDL-1-가산기,감산기

,fsum => add_sum(7),fcarry => add_sum(8));end sample;-- 포트의 입출력을 지정한다. 8bit가 필요하므로 7~0 총 8개의 비트를 할당했다.- ... std_logic;Y : in std_logic;S : out std_logic;C : out std_logic);end Half_Adder;architecture ... 는component;beginHALF1 : Half_Adder port map(X, Y, temp1, temp2);HALF2 : Half_Adder port map(temp1

리포트 | 34페이지 | 2,000원 | 등록일 2021.09.23 | 수정일 2022.03.29

다운로드 장바구니
[검증된 코드 & 복사가능, 학점A+] 전전설2 4.Combinational-1 - 예비+결과+성적인증 (서울시립대)

instantiation4.Gain multi-bit adder and comparator design capabilities배경 이론 및 사전 조사 실험 전에 조사한 답과 다른 것 ... 실험 목적1.Design a combinational logic circuit in Verilog HDL with behavioral modeling including

리포트 | 12페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.12

다운로드 장바구니
판매자 표지

합격자가 알려주는 남동발전 전기NCS 전자 및 통신일반(2025년)

0 1 1(2진수)1 → 0 → 1 → 1(2진수)↓ ↓ ↓ ↓1 1 1 0(gray)⑧ 패리티 비트(Parity bit) : 에러 검출 코드로 홀수 패리티(add parity ... )와 짝수 패리티(even parity)가 있다.㉠ 홀수 패리티 : 비트 내의 ‘1’의 수가 홀수(p=overline x?y?z)㉡ 짝수 패리티 : 비트 내의 ‘1’의 수가 짝수(p ... =x?y?z)< 3비트 패리티 비트 >x y z홀수 P짝수 P0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 *************1001※패리티 비트

자기소개서 | 139페이지 | 29,900원 | 등록일 2025.02.28 | 수정일 2025.10.08

다운로드 장바구니
RTP 프로토콜에서 Time Stamp필드의 압축을 위한 향상된 협상비트결정 알고리즘 (Time Stamp Compression in RTP Protocols using Enhanced Negotiation Bits Decision Algorithm)

한국컴퓨터정보학회 김경신

논문 | 7페이지 | 무료 | 등록일 2025.07.12 | 수정일 2025.07.20

다운로드
VHDL_2_MUX,DEMUX,비교기,ALU,Hamming code

이다. 여러 가지 방식이 가능하지만 여기서는 2진 Hamming Code로 오류 비트 1개를 교정하는 코드를 만들었다.기본적으로 Hamming code는 기존 메시지에서 패리티 ... 비트를 만들어내고, 메시지와 패리티비트를 같이 보내는 방식으로 이루어진다.인코더 부분에서 패리티 비트를 메시지끼리 xor을 통해 만들어낸다. 메시지 비트가 4bit면 다음과 같이 ... 비트에 따라서 수신 받은 신호를 수정하는 것을 확인할 수 있다. 이론과 똑같은 동작을 한다.실습제목: 8bit Adder + FND1. 주제 배경 이론기존에 제작했던 8bit

리포트 | 35페이지 | 2,000원 | 등록일 2021.09.23 | 수정일 2022.04.04

다운로드 장바구니
12. Stopwatch 설계 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]

, B, C, D 핀 : 4 bit main 입력핀- a, b, c, d, e, f, g 핀 : 7-segment main 출력핀- LT 핀 : Lamp Test 핀, LT = 0 ... 타입은 다음과 같다.- Common cathode type : 공통단자에 Low voltage 연결, 점등하고자 하는 segment 에만 High voltage 연결하여 선택 ... decoder 는 0~9 까지 10개의 숫자를 나타내기 위해 4개의 입력 bit 가 필요하며, 7개의 segment 를 점등하기 위해 7개의 출력 bit 가 필요하다.실험

리포트 | 11페이지 | 1,000원 | 등록일 2022.11.16 | 수정일 2023.01.03

다운로드 장바구니
SK하이닉스 경력직 자소서 면접

작용하며 의도치 않은 parasitic effect(기생 커패시턴스/저항)이나 내부 노이즈 유입 셀 변동(variation)에 의해 특정 비트 또는 행(row/column)에서 반복 ... ) 로그 수집과 분류: row/column/bit 위치별, 온도·전압·clock 속도 조합별 분포 분석 signature 기반 원인 탐색: 예를 들어, 특정 row에서 반복적인 ... 한 테스트패턴 반복 검증 및 corner 환경 설정: 온도/전압 margin, 비트라인 부하, read/write turnaround 등 edge-case 들어간 패턴 확보 협업: 공정팀

자기소개서 | 8페이지 | 4,500원 | 등록일 2025.09.16

다운로드 장바구니
판매자 표지

인하대 VLSI 설계 Microprocessor 프로젝트 결과보고서

기로 컴퓨터 중앙 처리 장치인 CPU의 기능을 통합한 집적 회로이다. Resistor, Program counter, Decoder, 제어 회로 등 연산 장치와 제어 장치를 1개 ... 으로 precharge, Sense_clk, W 신호를 내보내는 Module이다. SRAM Controller의 모든 신호는 CLK과 동기화하여 Read/ Write 동작이 알맞 ... 에서 출력된 신호로 Word0 ~Word7의 8bit 입력이다..• WR: Controller에서 제어하는 신호로 1이면 Write, 0이면 Read 작업을 수행하도록 모드를 정하는 역할

리포트 | 52페이지 | 3,000원 | 등록일 2023.03.15 | 수정일 2023.05.10

다운로드 장바구니
판매자 표지

디지털회로실험 시프트 레지스터, 링카운터, 존슨카운터

InBInA클록출력1x11001100uparrowuparrowuparrowuparrowuparrowuparrowuparrowuparrowA011001100B001100110C ... 의 출력이 다음 플립플롭의 입력에 연속적으로 종속 연결된 형태로 되어있다,모든 플립플롭은 동일한 clock purse를 받아 다음 단계로의 shift가 발생한다.시프트 레지스터 ... 를 직렬 입력-직렬 출력, 직렬 입력-병렬 출력, 병렬 입력-직렬 출력, 병렬 입력- 병렬 출력으로 구분할 수 있다.이번 실험에서 다루는 시프트 레지스터는 8-bit 직렬 입력- 병렬

리포트 | 7페이지 | 2,000원 | 등록일 2023.10.24

다운로드 장바구니
컨볼루션 코딩 OFDM 시스템의 성능 분석 (Performance Evaluation of Convolution Coding OFDM Systems)

한국정보통신학회 최승국

논문 | 8페이지 | 무료 | 등록일 2025.05.25 | 수정일 2025.05.27

다운로드
판매자 표지

성균관대학교 DMC공학과 대학원 입시 자기소개서 성공패턴과 입학시험 면접시험 기출문제 논술주제 지원동기작성요령

각각의 양을 다르게 배합하여 여러가지 색깔을 만들어 냄• 색상(color)은 보통 0에서 255사이의 값을 가지는 정수 3개로 부호화• R,G,B 각각 길이 8의 비트열로 표현• 각 ... 색상은 길이 24의 비트열(8비트*3가지 색상)로 부호화28) 고정 IP와 유동 IP의 장단점을 비교하고 장단점을 분석해 보세요. 29) RAM의 종류를 말해 보세요. 30 ... 들은 어떤 것들이 있나요?33) 픽셀의 개념을 정리해 보세요.색상을 2차원 격자로 부호화 한것.이미지는 일련의 픽셀들이고 각 픽셀들은 단일 색상임.색상은 보통 24 비트열로 부호화.따라서 디지털 영상을 부호화하기 위해서 필요한 전체 비트수

자기소개서 | 189페이지 | 9,900원 | 등록일 2021.09.09

다운로드 장바구니
판매자 표지

CBRE 부동산개발 컨설팅 직무 경력직 지원 영문 커버레터 자기소개서

confident that I would make a valuable addition to your team.Let me begin by telling you a little bit about myself. ... I’m writing to convey my passion in the Real Estate Development Consulting position at CBRE. With ... my extensive experience in the real estate industry and my passion for helping clients succeed, I am

자기소개서 | 2페이지 | 3,000원 | 등록일 2023.02.05

다운로드 장바구니
Verilog HDL을 이용한 Mu0 프로세서 구현 프로젝트 (코드, ModelSim결과 포함)

하고, 16bit-memory를 설계하여 특정한 task를 수행할 수 있도록 하는 것이 목표이다.또한 assembly 명령어들을 검증하는 code를 ModelSim을 이용 ... 시일 때, clk의 positive edge에서 값을 저장한다.ALU: 산술논리연산을 하는 모듈로 control logic에 의해 주어진 신호 alufs에 의해 input값을 더 ... . Control logic에 의해 주어진 신호 acc_oe, acc_ce에 따라 어느방향으로 출력을 전달할지 결정하며 acc_15 그리고 acc_z신호를 추출하여 control logic

리포트 | 16페이지 | 8,200원 | 등록일 2021.01.03

다운로드 장바구니

이전10개 2 3 4 5 678 9 10 11 다음10개

파워링크

신청하기