• AI글쓰기 2.1 업데이트
  • 통합검색(480)
  • 리포트(452)
  • 자기소개서(19)
  • 시험자료(7)
  • 방송통신대(2)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

디집적 아날로그 Encoder Decoder 결과 집적회로공정 에지트리거 ttl nand 논리 디지털공학실험 반도체 pest 분석 중앙대 Decoder 결과
판매자 표지는 다운로드시 포함되지 않습니다.

"3D V-NAND" 검색결과 121-140 / 480건

  • 자료 표지
    [예비레포트] Asynchronous Counter
    의 모듈러스(moduls) 변환3. IC카운터 사용과 카운트 시퀀스 절단(truncation)3. 실험 재료7400 quad nand 게이트 7474 dual D 플립-플롭7493 ... (ripple counter)라고도 한다. D플립-플롭이나 J-K 플립-플롭을 이요하여 토글 모드에서 플립-플롭을 연결함으로써 리플 카운터는 쉽게 만들 수 있다.카운터의 모듈러스 ... V 인가한다.3. Vdc = 5V, Current limit = 100mA로 설정한다.4. LED 패턴을 관찰한다.5. CLK에 주파수 1KHz를 인가하고 타이밍 다이어그램을 완성한다.6. 업카운터인지 다운카운터인지 확인한다.
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2019.04.18
    다운로드 장바구니
  • 자료 표지
    전자공학 실험 latch 결과 보고서
    면 흔히 읽기 모드로 들어가 편집이 불가능하다3. D latchDEnableQnot Q0101000110011110표-4 D latch의 진리표D 래치는 SR의 상태천이를 유도하는 SR ... 도록 D 입력의 NOT 게이트를 사용 하면된다3.2 입력 D에 1hz를 연결하면 (오실로스코프상에서 0~5V)1hz의 주파수만큼 0V 5V가 반복해서 걸린다우리는 앞에서 Enable ... 실험3 latch실험1RSQ*************00표-1 기본적인 RS latch 의 진리표 (NOR gate 이용)여기서 R=0 S=0 은 Hold OUT put에 효과
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2018.06.07
    다운로드 장바구니
  • 판매자 표지 자료 표지
    디지털회로 예비 보고서[부울대수(Boolean Algebra)와 조합 논리 회로]
    하여 회로를 간략화 할 수 있다.- 진리표를 사용하여 모든 입력에 대한 출력을 표로 나타낼 수 있다.- Universal Gate인 NAND와 NOR에 대해 알아본다.2. 실험 준비물 ... - AND, OR, NOT, NAND, NOR Gate, 멀티미터, 전원공급기, 빵 판3. 예비 이론①소개부울 논리(Boolean Logic)는 부울 논리의 기본이 되는 두 부 ... 디지털 회로 실험 예비 보고서 #2실험 2. 부울대수(Boolean Algebra)와 조합 논리 회로과 목담당교수제 출 일분반/조학 번이 름1. 실험 목표- 부울 대수를 이용
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,000원 | 등록일 2018.06.12 | 수정일 2018.06.18
    다운로드 장바구니
  • 자료 표지
    6주차-실험17 예비 - 쉬프트 레지스터
    하여 표를 만들어라.⇒ D플립플롭을 이용한 가장 기본적인 직렬 입력- 직렬 출력 쉬프트입니다.DataCLKABCD1↑11110↑01111↑10111↑1101(2) 에서 회로를 일부 ... 1011이 D->B->C->A 순으로 차례로 쉬프트 된다는 것을 알 수 있습니다.clockABCDS001011x110111210111310110410111510110(4 ... 면 각 Q출력이 다음 플립플롭의 입력으로 연결되어있어서 클락을 주면 우측으로 쉬프트가 됩니다. 실험 시작 후 4clock 후에 출력 A에 1이 입력되어 A->B->C->D->A 순
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,500원 | 등록일 2020.10.02 | 수정일 2022.10.17
    다운로드 장바구니
  • 자료 표지
    진리표로부터 논리식의 도출
    와 논리식을 다시 써 보자.ABF001011101110F = (AB)'그림 3-2 NAND 게이트의 진리표와 논리식.이 진리표에서 F = 1되는 조건은 AB = 00 또는 AB=01 또는 ... = A' + B' ; A'?1 = A', B'?1= B'을 적용= (AB)' ; 드모르간의 정리를 적용∴ F = (AB)' ; NAND 게이트의 논리식을 얻는다.(예제 3-1) 다음 ... 에서의 간소화그림 4-13의 5변수를 갖는 논리식에서는 3개의 곱항(product term)이 나온다. v = 0일 때의 4 귀퉁이에 있는 4각형과 v = 1일때 4 귀퉁이에 있는 4각형
    Non-Ai HUMAN
    | 리포트 | 22페이지 | 5,000원 | 등록일 2017.12.31
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [기초회로실험]D Flip-flop의 설계
    D Flip-flop의 설계1. 실험 목적가. Logic Lab Unit과 Electronic Logic Gate들을 이용하여 D Flip-flop를 설계하고 설계 후 디지털 ... triggered D flip-flop은 clear와 preset 압력을 가지는 D flip-flop을 말한다. clear은 ClrN으로,preset은 PreN으로 기호를 달리 쓰기도 한다 ... . Clear=0이면 flip-flop은 0으로 reset되고, Preset=0이면 Q=1이 될 것이다. 이 압력들은 Clock이나 D 입력에 우선한다. 즉, Clear에 0 이
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,500원 | 등록일 2019.03.31 | 수정일 2020.08.06
    다운로드 장바구니
  • 자료 표지
    실험6. 래치와 플립플롭(Latch & Flip-Flop) 예비보고서
    ),③ 그 외 : LED 다이오드(4EA), 330Ω저항(4EA)IC의 논리구조 및 진리표 (NOT gate) (2-input NAND gate) (Dual Flip-Flop) (3 ... -input NAND Gate) (D-Type Flip-Flop)4. 실험 과정 및 예상 결과[PART 1] R-S Latch with Enable위의 회로도와 같이 4개 ... 출력값은 입력값과 같은 값을 출력할 것이다. 그리고 Clock이 들어오지 않을 때는 D의 값과 상관없이 이전값을 계속 출력할 것 이다.[PART 3] D F/F (IC 이용)D-F.
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 1,000원 | 등록일 2017.12.07
    다운로드 장바구니
  • 자료 표지
    2016년도 중앙대학교 전자전기공학부 3학년 2학기 아날로그및디지털회로설계실습 결과보고서 8장 논리함수와 게이트
    았다. 대신 5.11V와 24mV 라는 근사한 값이 측정되었다.(B) NAND 게이트만 사용하여 AND, OR, NOT 게이트의 등가회로를 구성한다. NAND, NOT 게이트를 사용하여 3 ... ) 값, High(1) 값, Vcc를 각각 0V, 5V, 5V로 설정한다. AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 진리표와 등가회로를 작성 ... 게이트를 사용하여 NAND, NOR, XOR 게이트를 구현해 본 결과, 진리표대로 출력이 나오는 것을 확인할 수 있었다. 물론 오차가 있어 정확한 5V나 0V는 측정되지 않
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,000원 | 등록일 2016.12.23 | 수정일 2017.06.25
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [전공면접] 삼성전자 하이닉스 취업, PT면접대비 반도체 정리 자료
    에 전자를 저장 Nitride는 구멍이 있어 전자가 저장됨Floating gate에서의 cross talk 현상을 해결해줌- 3D Vertical Nand : 원통형으로 쌓아올리 ... 기, 수직으로 쌓아올리기- Nano 3D Vertical Nand : 원통의 Poly-Si를 더 얇게 만들기- 데이터 읽는 방법 : Reference voltage를 gate에 걸어주 ... 1. Nand Flash memory- 1 Cell당 1 transistor- 비 휘발성- Floating gate : 도체에 전자를 저장- Charge Trap : 부도체
    Non-Ai HUMAN
    | 자기소개서 | 8페이지 | 3,000원 | 등록일 2016.05.19 | 수정일 2017.10.10
    다운로드 장바구니
  • 자료 표지
    디지털실험 - 실험 2. 논리 게이트 예비
    *예비보고서*실험주제실험 2. 논리 게이트조13조1. 실험 이론- 목 적1) AND, OR, NOT, NAND, NOR, EXOR, EXNOR의 논리함수 개념과 Gate의 구조 ... drain 출력, 3-State buffer 또는 Emitter follower 출력 등의 출력은 직접적으로 여러 개 접속하여 얻어지는 논리이다. Open Collector 또는 ... *************00111010010101101101011111000110011101011011111001110111110111110- 입력 1과 2가 NOR 게이트를 거쳐 5의 신호가 되고, 입력 3과 4가 NOR 게이트를 거쳐 6의 신호가 된다. 입력 1,2,3,4번이 모두 0일 때만 5번과 6번이 1
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 1,500원 | 등록일 2017.04.02
    다운로드 장바구니
  • 자료 표지
    논리게이트를 이용한 플립플롭 구성 실험
    1102. 클럭에 동기한 S-R 플립플롭의 동작 측정3. 클럭에 동기한 D 플립플롭의 동작 측정DCLKLED점등0V0005V0000V1015V1104. S-R 과 J-K 플립플롭 ... )라고 한다. 스위치로 말하면 토글 스위치이다. 가장 간단한 플립플롭은 NAND 게이트(NAND gate)를 사용한 것이다. 플립플롭의 종류에는 R-S, J-K, D, T 등이 있 ... 도록 한다.2. 교재의 회로도를 참고하여 회로를 브레드보드에 구성한다.3. 정 논리를 가정하여 5V는 ‘1’, 0V는 ‘0’으로 가정하고 진리표를 완성한다.4. 측정한 값이 이론적인
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2017.07.15
    다운로드 장바구니
  • 자료 표지
    조합논리 해석 및 설계 논리 게이트
    트랜지스터 (TTL) 0 - 0.8 V 2.0 - 5.0 VCMOS 0 - 2.0 V 3.0 - 5.0 V광파이버 (Fiber Optics) 광 OFF 광 ON다이나믹 메모리 (D ... (True)으로 표현하기도 한다.5V논리 - 1 범위2V부당한 범위0.8V논리 - 0 범위0V그림 1-1. 논리 상태의 구분3개의 기본적인 논리를 표로 표시할 수 있으며 이러한 표 ... 에 의한 3-입력 NAND 게이트가 그림 1-11에 주어졌다. 이 회로의 논리식은 다음과 같다.F = (H?C)'= ((AB)'?C)'= AB + C'∴ F = AB + C'그림
    Non-Ai HUMAN
    | 리포트 | 24페이지 | 4,000원 | 등록일 2017.12.31
    다운로드 장바구니
  • 자료 표지
    논리회로실험 결과보고서4 Multiplexer & Demultiplexer
    째 NAND Gate의 입력으로 모두 high가 들어가는 부분의 D-input이 출력값을 정하게 된다. NAND Gate의 4-INPUT에는 각각 S0, S1, E D-INPUT이 연결 ... 이 OUTPUT으로 high가 나오게 된다. AND Gate의 3-INPUT에는 각각 S0, S1, D가 연결되어 있고 각각이 바로 OUTPUT이 된다. 따라서 D의 입력이 high이 ... 다는 것이다. Truth table을 보면 D-INPUT이 low일 때 회로가 활성화 되는 것을 볼 수 있는데, 이것이 바로 Active low이다.INPUTOUTPUTDS1S0Y3Y2
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30
    다운로드 장바구니
  • 자료 표지
    [컴퓨터구조] "RAM, DRAM" 레포트
    컴퓨터 구조1컴퓨터 구조RAM담당교수홍길동학번이름홍길동제출일자2019-00-00삼성 20나노 6Gb LPDDR3 Mobile DRAM (2014)① 세계 최소 칩 사이즈인 20 ... '은 GDDR5 D램 대비 2배 빠른 속도와 저전력 설계(1.55V → 1.35V)로 전력효율이 35% 이상 향상됐고, 20나노 공정 대비 칩 크기가 줄어 생산성이 약 30% 증가 ... 전력 규격이다. 8GB는 LPDDR4X 규격 기준 세계 최대 용량이다.② 이 8GB LPDDR4X는 D램의 데이터입출력(I/O) 동작전압을 기존 LPDDR4의 1.1볼트(V( 대비
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,000원 | 등록일 2019.03.28 | 수정일 2019.04.03
    다운로드 장바구니
  • 판매자 표지 자료 표지
    논리함수의 간략화
    형식으로 되어 있어 합의 곱 형식이라 합니다.(3) NAND 게이트 및 NOR 게이트NAND게이트는 NOT-AND의 준말로 AND와 반대되는 동작특성을 갖고 있습니다. 한편 NAND ... 1. 목적(1) 드 모르간의 정리를 실험적으로 증명하고, 논리회로의 간략화를 보인다.(2) 표준전개(곱의 합과 합의 곱 형식)에 의한 논리식 구성법을 익힌다.(3) NAND 및 ... 곱 형식이라고도 합니다. 아래 사진의 진리표를 보게 되면왼쪽 그림부터 f_{ 0}=f_{ 2}=f_{ 3}=f_{ 5}=f_{ 7}=0이고 나머지, f _{1} =f _{4
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 1,500원 | 등록일 2016.11.10
    다운로드 장바구니
  • 자료 표지
    디지털실험 - 실험 3. 2비트 전가산기 결과
    )000067.4 mV12.9 mV01113.68 V3.85 V100112.9 mV4.03 V1100160 mV680 mV실험 3은 NOT 게이트, AND 게이트, Exclusive-OR ... 11000440 mV94.7 mV111113.68 V3.85 V실험 4는 NOT 게이트, AND 게이트, Exclusive-OR 게이트, OR 게이트로 전감산기 회로를 구성한 실험이 ... ’=A?B , C=AB- 실험 2(전가산기) : S = A’B’C + A’BC’ + AB’C’ + ABC ,C = AB + BC + CA- 실험 3(반감산기) : B = X’Y , D
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,500원 | 등록일 2017.04.02
    다운로드 장바구니
  • 자료 표지
    세미콘 코리아 강연내용을 요약한 파일입니다.
    인텔이 3D XPoint를 도입해 해결하려는 노력을 했다. DRAM과 NAND플래시 중간에 위치한다. 비휘발성 메모리 기술이다. 하지만 이 또한 문제가 많다. (공정기술의 문제 ... ?(컴퓨터의 역사와 발전)현재의 데이터양은 40x10^21(제타바이트) 정도라고 한다. 1과 0을 프로세싱 하는 데는 10^(-13)J만큼의 일이 필요하다. 결과적으로 지구상에 존재 ... ? 확실히 모름)‘2+3 = 5’ 라는 명제는 이미 우리 뇌 속에 있기 때문에 바로 답이 나올 수 있다. 하지만 컴퓨터로 계산하기 위해선 ①2와 3을 10과 11로 변환하고(각 90
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2020.04.16
    다운로드 장바구니
  • 자료 표지
    RS Flip Flop 과 D Flip Flop
    Board에 +5V와 GND 핀과 함께 입출력 핀을 포함하여 NAND 또는 NOR 게이트만으로 구성된 동기식 D Flip-Flop의 회로도를 제시한다. 그리고 구성한 회로도에 대한 ... After S=0, R=100114.3 D Flip-Flop1) 설계문제- 그림 8-3과 같은 동기식 D Flip-Flop를 구성하고 입력에 따른 출력을 측정한다. 구성한 회로의 동기식 ... 7474의 D Flip-Flop 기능 수행 여부를 확인한다.- D Flip-Flop SN7474 내부 회로도와 설계문제 1)의 NAND 또는 NOR 게이트 활용 실험에서 구성한 회로
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 1,000원 | 등록일 2016.03.12
    다운로드 장바구니
  • 판매자 표지 자료 표지
    조선대 전자회로실험 디지털시계 과제 레포트
    은 접지로 연결하고, 16번 핀은 +5 V 로 연결한다. 또한 3번, 4번, 5번 핀은 + 5 V 로 연결한다. IC 2의 6번 핀, IC4 의 6번핀 그리고 IC6 의 1번, 2 ... , QD 값이 HIGH 가 되었을때 리셋을 하게 끔 한다. 7490의 연결 순서는 10번핀 은 접지로 연결하고, 5번 핀은 +5 V 로 연결한다. IC 7과 IC9 의 2번,3번 ... , 7414 ( IC15, IC13, IC16) 의 연결 순서는 7번 핀은 접지로 연결하고, 14번 핀은 + 5V 로 연결한다. 74 HC 04 (IC15 )에서 2번과 3번 핀을 연결
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 1,500원 | 등록일 2019.11.07 | 수정일 2019.12.07
    다운로드 장바구니
  • 자료 표지
    인코더 디코더와 7 segment display
    한다.- 실험 전 예비보고서를 준비할 때 NAND 또는 NOR 게이트만으로 3-Bit 디코더 기능에 대한 이론적 논리회로를 구성하고 진리표를 작성한다. BreadBoard에 +5V ... LED가 꺼지고, High, 5V일 경우 LED는 켜지게 된다.3. 준 비 물- 전원공급기, Digital Multimeter- Bread Board, 장비 Probe- 저항 100 ... 화하여 논리회로를 구성하고 설계회로 출력이 3-Bit 인코더의 진리표 결과와 동일함을 확인한다. BreadBoard에 +5V와 GND 핀과 함께 간략화한 3-Bit 이진수 인코더 회로
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 1,000원 | 등록일 2016.03.11
    다운로드 장바구니
  • 전문가 요청 쿠폰 이벤트
  • 전문가요청 배너
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 12월 04일 목요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
10:15 오후
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기