"플립플롭"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

플립플롭 jk 플립플롭 카운터 555타이머 비동기식 카운터 플립플롭 결과 디지털 논리회로 피스파이스 74ls76a 회로 프로젝트

판매자 표지는 다운로드시 포함되지 않습니다.

"플립플롭" 검색결과 1,221-1,240 / 2,047건

판매자 표지

실험21 메모리 회로 예비보고서

에서 1비트 정보를 저장하는 장소를 cell이라 부르는데 이 cell은 D 플립플롭과 유사한 구조로 만들 수도 있으며, 실리콘 웨이퍼 상에 소형 캐패시터의 충전여부로 cell에 저장 ... 표시되어 있다.RAM은 크게 static RAM과 dynamic RAM으로 구분되는데 static RAM은 D 플립플롭과 유사한 구조로 되어있어 전원이 공급되는 한 RAM

리포트 | 5페이지 | 1,000원 | 등록일 2014.09.29 | 수정일 2018.10.15

다운로드 장바구니
순차회로 시스템

5장 순차회로 시스템래치와 플립플롭 동기 순차시스템 설계 절차 순차 시스템의 해석 플립플롭 설계 방법 비동기 카운터 설계 상태표와 상태도의 유도순차회로 시스템메모리 기능 출력 ... 되어 나타난다. 임시 저장장치로 사용 플립플롭 클럭을 사용 두개의 출력, q와 q´ 1 또는 2 개의 입력 출력은 클럭이 천이(상승 또는 하강)될 때 결정되어 나타난다. 초기 ... 의 하강 에지 트리거(falling edge trigger,trailing edge trigger)D 플립플롭- simple - 입력이 1 클럭 Delay 되어 출력에 나타남.차기

리포트 | 90페이지 | 1,500원 | 등록일 2007.03.10

다운로드 장바구니
[Flowrian] Linear Feedback Shift Register의 Verilog 설계 및 시뮬레이션 검증

본 문서에서는 2 가지 방식, 즉 Fibonacci LFSR 회로와 Galois LFSR 회로로 회로를 설계한다.Fibonacci LFSR 회로는 아래 그림과 같이 D 플립플롭 ... D 플립플롭을 직렬로 연결하는데 쉬프트 레지스터에서 tap 의 위치에 해당되는 비트들 중간에 XOR 게이트를 통하여 연산되는 방식의 구조를 갖는다.Verilog 언어를 이용 ... 하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. Linear Feedback Shift Register의 사양2. D 플립플롭의 Verilog 설계 및 검증3

리포트 | 19페이지 | 2,000원 | 등록일 2011.12.20

다운로드 장바구니
실험7.카운터

Background)순차회로는 동기식 순차회로와 비동기식 순차회로로 구분할 수 있다. 동기식 순차회로는 회로 구성에 사용된 모든 플립플롭들이 하나의 공통 클럭을 동시에 공급받도록 구성 ... 된 회로를 말한다. 이에 반해 비동기식 순차회로는 플립플롭들이 서로 다른 클럭을 사용하는 형태로 구성된 회로를 말한다.동기식 카운터와 비동기식 카운터의 차이동기식 카운터는 모든 플립 ... 플롭들이 하나의 같은 클럭에 연결되어 있어서 모든 플립플롭이 동시에 트리거(trigger) 되지만, 리플(ripple) 카운터라고도 불리는 비동기식 카운터는 앞쪽에 있는 플립플롭

리포트 | 7페이지 | 1,000원 | 등록일 2011.06.08

다운로드 장바구니
기초회로실험(FLIP FLOP, COUNTER, SHIFT REGISTER 결과)

6. 결과 보고서※각 항목에 반드시 검토 및 토의 내용을 작성하여 제출할 것.실험번호제출일제출자실험조학번이름9실험(1)SW1 ON bar{S} = 0VSW2 ON bar{R} = 0V* 검토 및 토의 사항입력출력ABY001011101110실험1은 NAND로 구성한 RS..

리포트 | 3페이지 | 1,000원 | 등록일 2015.10.01

다운로드 장바구니
실험11. 멀티 바이브레이터 예비

된 전압을 방전시킨다. 비교기의 비반전 입력전압을 문턱전압이라 하고 반전 입력전압은 기준전압이 된다. RS 플립플롭을 세트시켜서 on된 트랜지스터가 0에서 문턱전압을 유지시킨다. 기준 ... 전압은 전압분배기에 의해서 +10V에 고정되어 있다.높은 레벨의 전압이 R 입력에 가해진다고 생각했을 때, 이것이 RS 플립플롭을 리셋 시켜서, 출력 Q를 low로 만들고 트랜지스터 ... 를 차단시킨다. 콘덴서 C는 이제 저항R를 통하여 충전되어 문턱전압이 증가한다. 결국 문턱전압은 기준전압(+10V)보다 약간 크게 되고 비교기의 출력은 high로 돼서 RS 플립

리포트 | 8페이지 | 1,000원 | 등록일 2013.02.02

다운로드 장바구니
판매자 표지

포장기계 소개와 종류

.현상을 펄스 전압으로 바꾸어 계수 개시부터 정지까지의 사이에 입사하는 펄스수를 계수한다.플립플롭 회로로 구성한2진계수기나 그 변형인n진 계수기,링 계수기등이 있으며, 10진수

리포트 | 13페이지 | 1,500원 | 등록일 2015.06.03

다운로드 장바구니
판매자 표지

팀 프로젝트 디지털시계 설계 및 구현

를 이용하여 11에서 0이 될 때 10의 자리가 1에서 0이 되면 J-K플립플롭에 클럭이하강에지에서 작동함으로 오전 오후 구분.시, 분, 초의 표현12진 카운터, 10진 카운터

리포트 | 11페이지 | 2,500원 | 등록일 2017.10.21 | 수정일 2017.12.27

다운로드 장바구니
[HDL-Verilog] D F/F, 8bit register, 8bit shift register

[LAB 2, 3, 4] 실습 레포트(D-Flip Flop, 8-bit register, 8-bit shift register)1. 실험 목표D Flip Flop과 D F/F을 이용한 8-bit register, 8-bit shift register를 각각 Verilo..

리포트 | 7페이지 | 1,000원 | 등록일 2015.06.05

다운로드 장바구니
판매자 표지

6.시프트레지스터와 카운터[결과]

에 한 자리씩 이동하는 기억소자이다. 이 소자는 여러 개의 플립플롭의 입력과 출력이 연결되어 있는데 그 동작은 각 플립플롭의 특성에 따르며, 클럭 펄스가 모두 연결되어 클럭 펄스 ... 가 입력되면 다음단의 플립플롭이 이전 단의 플립플롭이 가지고 있던 데이터를 지니게 된다. 위에서 구성한 시프트 레지스터는 J-K 플립플롭 6개를 연결한 레지스터이다. 실험을 하기 전 ... 을 발생시키게 되면 펄스의 하강모서리마다 전단의 데이터가 다음 단으로 이동하게 된다. 한번 이동하면 제일 처음의 플립플롭은 Reset이 되므로 0이 된다. 위의 시뮬레이션 결과

리포트 | 11페이지 | 1,000원 | 등록일 2011.07.05

다운로드 장바구니
논리결과-7-Shift Register

의 동작 원리와 특성을 알아보는 실험이다. 결과 값이 다음 J-K 플립플롭으로 이동하기 때문에 Shift Right Register라고 한다. 6bit이기 때문에 J-K 플립플롭 ... 을 알아보는 실험이다. 회로를 구성한 후에 실험을 진행했다. 먼저 CLR을 통해서 초기화를 시켜준다. PR1과 2를 통해서 처음 2개의 다이오드에만 불이 들어오게 한다. J-K 플립 ... 플롭의 입력에 버블이 있기 때문에 active low이므로 입력이 L일 때 불이 들어오게 된다. 이렇게 한 후에 clock을 인가하게 되면 signal의 주파수에 따라서 shift

리포트 | 3페이지 | 1,000원 | 등록일 2012.12.23 | 수정일 2013.11.07

다운로드 장바구니
판매자 표지

결과보고서 (실험 21. 메모리 회로)

과 Dynamic RAM의 차이를 설명하라.→ Static RAM은 D 플립플롭과 유사한 구조로 되어있어 전원이 공급되는 동안 데이터가 유지되고, 속도가 매우 빠르나 고집적도로 만들

리포트 | 3페이지 | 1,000원 | 등록일 2014.09.29 | 수정일 2018.10.15

다운로드 장바구니
동기식 카운터 결과보고서

은 별도의 칸으로 빼놓는 식으로 작업한다. 다음에 각 IC의 입력과 출력부를 논리식에 맞추어 연결한다. 이때 F/F의 출력이 다음 플립플롭의 입력으로 연결되는 부분은 틀리지 않 ... 와 CLR 이 플립플롭의 입력과는 상관없이 무조건 출력을 정해진 값으로 세팅하는 기능을 가지기 때문입니다.특이한 점으로는 PRE와 CLR가 모두 0일 때의 출력 Q와 Q’ 가 모두 1 ... 은 상승 에지 트리거이므로 클럭을 0V에서 5V로 바꾸는 순간 동작하게 됩니다.첫 번째 플립플롭에서는 모든 입력이 1이기 때문에 각 클럭마다 출력이 1과 0으로 토글되는 동작이 발생

리포트 | 4페이지 | 1,000원 | 등록일 2011.09.16

다운로드 장바구니
4-Phase clock 발생기 예비보고서

. 처럼 회로를 꾸미고, 클럭입력(CLK)에 구형파를 인가하라. 오실로스코프를 플립플롭 출력 QA에 동기시키고 채널 A로 QA를 관찰하라. QA와 QB를 비교하여 클럭에 대한 각 출력파

리포트 | 3페이지 | 1,000원 | 등록일 2014.06.03

다운로드 장바구니
디지털회로

디지털회로 12장 연습문제컴퓨터미디어공학부12.4 (a) T플립플롭을 사용하여 4비트 동기식 2진 카운터를 설계하라2진카운터에 대한 상태표 T플립플롭플립플롭입력다음상태현재상태 ... + C+ B+ A+D C B A011101110000TQ(t+1)Q(t)상태 그래프12.4 (a) T플립플롭을 사용하여 4비트 동기식 2진 카운터를 설계하라 ... 플롭을 사용하여 4비트 동기식 2진 카운터를 설계하라12.4 (b) D의 플립플롭을 사용하여 (a)를 반복하라2진카운터에 대한 상태표 D플립플롭플립플롭입력다음상태현재상태0 0 0

리포트 | 15페이지 | 3,000원 | 등록일 2006.12.25

다운로드 장바구니
555 타이머, not gate 실험 결과보고서

와도 같이 사용될 수 있다. 일정시간 간격을 요구하는 전자적인 기능이 필요할 때 쓰이며, 555 타이머는 그림 1과 같이 2개의 비교기, 2개의 트랜지스터, 3개의 저항, 플립플롭 ... 에 연결되며, capacitor 전압이2 over3 V_s이상이 되면 내부 플립플롭을 리셋시켜 출력을 0V로 만든다.7. Discahrge외부 capacitor 방전에 이용된다.8.V ... 스위치(s1)가 open이 된 초기에 저항R_2에 의해 trigger 입력이 high가 되고, 플립플롭의 /Q가 high가 되어 방전용 transistor를 구동

리포트 | 7페이지 | 1,500원 | 등록일 2013.11.09

다운로드 장바구니
동기식 카운터(결과)

하는 모든 곳에 응용 가능한다.(2) 동기식 카운터에 대해 설명하시오.각 플립플롭에 들어가는 클럭을 동기화시킨 카운터를 말한다.(3) 비동기식과 동기식 카운터를 비교하여 장단점을 설명 ... . 프로그램 계수기는 각 명령어 사이클에 따라 자동으로 증가하여, 메모리에 있는 명령어들이 순차적으로 실행될 수 있도록 한다.(7) 12진 카운터를 설계하기 위한 플립플롭의 단수 ... 있다.지금까지 여러 플립플롭을 사용하면서 여러가지 이론들을 확인해 볼 수 있었고, 이제 앞으로 배우게 될 OP-AMP도 기본을 잘 익혀서 당황하지 않고 기기를 다룰 수 있게 되

리포트 | 6페이지 | 2,000원 | 등록일 2012.10.11

다운로드 장바구니
쉬프트레지스터

실험 12. 쉬프트 레지스터목적 ;1. 쉬프트레지스터의 구조와 동작원리를 이해한다.2. 쉬프트레지스터를 이용한 카운터의 동작을 이해한다.원리 ;플립플롭이나 래치는 가장 기본적인 ... 기억소자이며 계산기내에서 수치나 명령 등의 정보를 일시 기억해 회로로 사용되며 멀티비트를 저장할 수 있는 플립플롭을 레지스터(register)라 한다. 레지스터의 기능은 정보 ... 는 디지털 시스템에서 매우 중요한 논리블럭이다. 쉬프트 레지스터는 플립플롭을 직렬로 접속하여 만들 수 있고, 각 플립플롭의 출력은 다음단 플립플롭에 접속된다. 그리고, 클럭은 모든

리포트 | 10페이지 | 1,000원 | 등록일 2006.11.09

다운로드 장바구니
논리회로 실험 Bistable or flip-flop[예비 + 결과] 레포트

1. 목적 Flip-flop 에 대한 여러 가지 형태의 동작과 특성에 대해 공부한다. 가. R-S 플립플롭의 동작원리를 이해한다. 나. D 플립플롭의 동작을 이해 ... 한다. 다. J-K 마스터-슬레이브 플립플롭의 동작특성을 이해한다2. 기본 이론(배경 이론) 플립플롭이란 Clock 신호에 의해 입력신호에 의한 출력을 얻을 수 있는 회로 ... 로 CLK이 인가되기 전에는 전에 상태를 그래도 유지하는 기억회로이다. 또, 플립플롭의 입력 신호가 교류 결합 회로를 통하여 인가되는 형식의 것을 교류 결합 플립플롭, 직류

리포트 | 6페이지 | 1,000원 | 등록일 2011.03.28

다운로드 장바구니
2진계수기 실험보고서

으로 Up Down카운터는 카운터의 계수 값이 증가하면 Up, 감소하면Down카운터라고 할 수 있겠다.동기식 카운터의 원리 및 필요성을 이해할 수 있었고, T-플립플롭은 2진 계수동작 ... 을 할 수 있다는 것에 대해서도 알게 되었다. AND 게이트를 통하여각 플립플롭의 T입력을 클럭 펄스와 동기시켜 동기식 가산 카운터를 구성할 수있고 클럭 펄스 입력 Cp는 모든 ... 단의 플립플롭 T단자에 접속되어 있는 AND게이트의 입력에 접속되어 있어 클럭펄스가 변화될 때 동시에 각 플립플롭의T입력도 변화하는 이론도 공부할 수 있었다.우리가 실험한 4진 Up

리포트 | 7페이지 | 2,000원 | 등록일 2011.11.21

다운로드 장바구니

이전10개 57 58 59 60 616263 64 65 66 다음10개

파워링크

신청하기