"레지스터 설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

atmega128 전자계산기 구조 verilog ssafy 스텝 모터 구동기 디지털시스템실험 중앙대 마이크로 쉬프트 레지스터 atmega128 프로젝트

판매자 표지는 다운로드시 포함되지 않습니다.

"레지스터 설계" 검색결과 1,221-1,240 / 2,202건

[논리회로실험] 가산기와 감산기 (예비)

shift register(2) 74HC1648-Bit Serial-in/Parallel-out Shift Register3) 실험방법4의 7486과 7400을 이용한 반감산기 ... 0000000101010010111010001101101101011111전가산기 부울함수3) 가산기를 설계하는 방법에는 serial과 parallel 2가지의 방법이 있다. 이 두 방법 ... 의 특징과 논리회로 설계 방식을 설명하시오. 또한 이 두 방법을 이용하여 4-bit serial adder와 4-bit parallel adder를 각각 구성하시오.(1) 병렬가산기

리포트 | 11페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
컴퓨터구조론 챕터1 ppt정리

-dire대응되는 ASCII 코드가 키보드 제어기의 데이터 레지스터에 저장되고, 동시에 상태 레지스터의 In_RDY 비트가 1로 세트 CPU 키보드 제어기로부터 상태 레지스터의 내용을 읽 ... 어서 In_RDY 비트가 세트 되었는지 검사 (In_RDY 비트는 데이터 레지스터에 외부로부터 데이터가 적재되었는지를 표시) 만약 세트 되지 않았으면, 1번을 반복하며 대기. 만약 ... 세트 되었다면, 데이터 레지스터의 내용을 읽음Computer Architecture1-*프린터의 데이터 출력 과정CPU : 프린터 제어기의 상태 레지스터의 내용을 읽어서 Out

시험자료 | 48페이지 | 1,500원 | 등록일 2010.10.10

다운로드 장바구니
산술연산논리회로

(shift register): 비트들을 좌측 혹은 우측으로 이동시키는 레지스터-보수기(complementer): 2진 데이터를 2의 보수로 변환(음수화)-상태레지스터(status ... register): 연산결과의 상태를 나타내는 플래그들을 저장하는 레지스터.? 보수 표현- 1의 보수(1‘s complement) 표현: 모든 비트들을 반전(0->1, 1->0) ... 대응되는 자리의 비트간에만 연산이 수행된다.-산술연산장치: 산술연산들(+, -, ×, ÷)을 수행.-논리연산장치: 논리연산(AND, OR, XOR, NOT등)을 수행-쉬프트레지스터

리포트 | 5페이지 | 1,000원 | 등록일 2008.09.20

다운로드 장바구니
컴퓨터 회로 설계

reg with a value of 0x0000.0000.그림 13 SSICR1 레지스터SSE bit도 0으로 disable됨3. Write the SSICPSR register ... 에 따른 개요설계 구조ATmega128 proMP3 decoder moduleSD card전체적인 단말기의 구조는 SD card에서 MP3 data를 읽어와서 MP3 decoder ... module에 전송하면, MP3 decoder module에서 data를 음성 신호로 해석하여 스피커를 통해 들려주는 구조이다.설계과제1 개발 진행상황애초에 기획했던 것보다 훨씬

리포트 | 26페이지 | 2,500원 | 등록일 2009.08.27 | 수정일 2017.08.11

다운로드 장바구니
예비 실험2 EXPERIMENT dc 2 Resistors and the Color Code

< 예 비 보 고 서 >EXPERIMENT dc 2 : Resistors and the Color Code< 목 적 >디지털 및 아날로그 저항계를 익숙하게 다루고, 레지스터의 색 ... .wikipedia.org/)‘전류계’? 전압과 전류 측정전류계(ammeter)는 전류를 측정하기 위해서 설계된 계측기로, 전류가 측정되고 있는 회로 소자와 직렬로 배열된다. 전압계 ... (voltmeter)는 전압을 측정하기 위해서 설계된 계측기로, 전압이 측정되고 있는 소자와 병렬로 배치된다. 이상적인 전류계 또는 전압계는 회로 변수에 영향을 주지 않고 측정하도록 설계

리포트 | 2페이지 | 1,500원 | 등록일 2011.06.09

다운로드 장바구니
Verilog 및 Quartus II를 이용한 논리회로 설계 실습 6-예비,결과 보고서

register와 D F/F를 이용한 8 bit 곱셈기 schematic위에서 설계된 곱셈기를 살펴보면 첫 번째와 두 번째 74194 IC는 register_A의 역할을 한다. 2개 ... =1이면 위쪽의 레지스터는 오른쪽으로 shift 될 것이고 아래쪽의 레지스터는 왼쪽으로 shift될 것이다.처음에 S0=S1=1 이기 때문에 현재 입력 값이 두 register ... 실험6 예비보고서1) 입력 sequence 0101을 detect하는 Mealy machine을 상태도, 상태표, 상태할당을 하여 설계하고 시뮬레이션 하시오.Mealy

리포트 | 13페이지 | 1,000원 | 등록일 2009.01.25

다운로드 장바구니
간개 - 간호역사 고대~미국 문제&답

확인2. 간호지도자들이 시대적 상황에 어떻게 대처했고, 사상과 활동이 시대의 변화에 어떻게 기여 파악3. 오늘날의 간호문제해결을 위한 의사결정에 도움4. 미래 간호사업의 계획과 설계 ... ? 1890년 간호사의 8시간 근무를 주장? 나이팅게일 서약을 성문화(6) 전문 간호사 제도 (Advanced Practice Registered Nurse, APRN)? 마취간호사

시험자료 | 24페이지 | 2,000원 | 등록일 2017.04.27

다운로드 장바구니
[국문학개론] - 한국어 문법 교육 방법의 현황과 과제,문법교수의 필요성, 문장문법과 어휘문법, 답화문법, 헌핸 문법교수의 실태

고 다시는 얘기하기가 싫어요./글을 쓸 때 늘 적절한 위치에서 올바른 문법을 사용하는지 신경 쓴다”사실 문법은 일상생활에서의 의사소통에서 필수적인 부분이며 교수요목 설계(s ... 을 중시하고 말뭉치 자료를 활용한 분석을 통해 다양한 장르의 구어, 문어 자료를 살피고 담화 구조, 담화 구성요소, 사용역(register), 담화별 변이 등을 연구한다. 문법은 단순히

리포트 | 15페이지 | 2,500원 | 등록일 2014.10.24 | 수정일 2018.07.12

다운로드 장바구니
★ 어셈블리 부동소수점 연산 소스 + 보고서 ★

를 구현해 보았습니다. 이 연산기를 구현 하면서 몇몇 가지 어려운 점에 접하게 되고, 어떻게 구현할 것인가에 대해서 생각해보고, 이를 해결하기 위해서 어떻게 해야 하는지 논의하고 설계 ... 는 80387보다 2배나 빠르게 작동한다.② 486계열의 칩은 100MHz 혹은 그 이상까지 지원할 수 있도록 설계되었다.③ DX2,4시리즈(486DX2/50, 486DX2/66, 486 ... DX4/75, 486DX4/100): DX2는 칩의 내부 동작 속도를 2배 빠르도록 설계한 것이며, DX4는 칩의 내부 동작 속도를 4배 빠르게 설계한 것이다.④ 486SX: SX

리포트 | 32페이지 | 3,000원 | 등록일 2011.06.04

다운로드 장바구니
(A+ 레포트) 컴퓨터의 이해 - 마이크로프로세서의 발전 과정과 컴퓨터 산업에 기여한 점 그리고 최신동향에 대하여 자세히 서술하라.

제품군을 발표했다.(2) 마이크로프로세서의 개념마이크로프로세서는 수천 만 개의 트랜지스터를 집적한 소자로 제어장치, 연산장치, 레지스터가 한 개의 반도체 칩에 내장한 소자이 ... 나노 공정으로 바뀌면서 저 전력과 저 발열, 고성능의 CPU를 설계할 수 있었다. 인텔은 AMD보다 거의 반년가까이 앞서서 더 낮은 공정에서 CPU를 설계하면서 항상 인텔이 AMD ... 제품으로 설계한다. 마이크로프로세서를 사용하여 컴퓨터를 설계하면 CPU가 하나의 IC 소자로 통합회되므로 전체 시스템이 소형화 되고, 소비전력을 낮추고, 저렴한 가격으로 생산

리포트 | 11페이지 | 4,200원 | 등록일 2013.03.13

다운로드 장바구니
FPM(Fast Page Mode) DRAM & EDO(Extended-Data Output) DRAM

인 row register가 필요하게 됩니다.) row address register 뿐만 아니라 column address register 또한 있는데, 각각의 레지스터들은 입력 ... 합니다. 하지만 주소를 serial하게 받으면 앞서 필요한 핀의 반만 있으면 됩니다. 이런 방식으로 핀 수를 줄일 수 있지만 이런 방식 때문에 row address register ... (위 그림에서는 Row Address Latch)가 생겨나야 했습니다(열 주소를 입력 받을 때 행 주소 입력은 사라지기 때문에 행 주소가 사라지기 전에 잡아둘 수 있는 버퍼레지스터

리포트 | 5페이지 | 1,000원 | 등록일 2009.11.29

다운로드 장바구니
AVR을 이용한 다양한 기기설계

AVR을 이용한 다양한 기기설계Circuit design technique on AVR electric system using AVR microprocess.AVR을 이용한 다양 ... 한 기기설계Circuit Design Technique on Electric System using AVR Micro-controller.목 차國文抄錄ⅴ제 1 장 서 론 11.1 ... 마이크로프로세서 소개 와 구조 21.2 AVR 소개 4제 2 장 AVR 프로그래밍 5제 3 장 AVR의 응용 63.1 7-세그먼트 시계 63.1.1 설계목표 63.1.2 회로도 6

리포트 | 38페이지 | 2,500원 | 등록일 2010.03.22

다운로드 장바구니
전전컴실험Ⅱ 06반 제08주 Lab#06 [Flip-Flop, Register, SIPO] 결과보고서

목 차< 초록 (Abstract) >‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 11. Introduction (실험에 대한 소개) ‥‥‥‥‥‥‥‥‥‥‥‥ 1가. Purpose of this Lab ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 1나. Essential Background..

리포트 | 11페이지 | 1,500원 | 등록일 2013.09.09 | 수정일 2013.09.15

다운로드 장바구니
vhdl 디지털 탁상 시계 설계

2010학년도과목교수이름학번설계작업서성결대학교 정보통신공학부모둠설계제안서(계획서)-목표순서항목평가설계의 목표● 설계목표 : VHDL 디지털 탁상 시계 구현.● 동작설명 : 현재 ... -Segment, VHDL Kit, LED, etc.● 구현방법 : VHDL - softwareWire wrapping - hardwareOrcad - 회로설계발표자료기대효과 ... 제출● ~11/02 : 하드웨어 구현● ~11/23 : 소프트웨어 구현● ~12/07 : 디버그 및 최종 보고서 작성.발표자료설계제안서(계획서)-분석순서항목평가개념설계● 구현

리포트 | 34페이지 | 3,000원 | 등록일 2010.12.30

다운로드 장바구니
[컴퓨터]컴퓨터 하드웨어

의 논리적 비교 ③ 저장과 검색작성된 프로그램에 의해 입력 데이터를 받아 저장/처리 해서 결과를 만들어 내도록 설계, 제작된 신뢰성 있는고속 전자자료 처리장치(electronic ... 치기억 장치통신 장치입력 장치출력 장치하드웨어를구성하는장치..PAGE:82.2 중앙 처리 장치정보관리론중앙 처리 장치의 구성제어장치산술 논리연상장치주 기억장치레지스터- 중앙처리장치 ... 작업을 수행.- 산술연산( + - * /)- 논리작업( =,≠,≤,≥,)- ALU의 설계와 능력이 컴퓨터 성능을 좌우하게 됨.- RAM( Random Access Memory) 또는

리포트 | 31페이지 | 2,000원 | 등록일 2011.04.25

다운로드 장바구니
은행창구 대기인원 표시기

《 목 차 》1. 설계목표 2. 회로도 3. 간단한 소자해석 4.설계진행 5. 설계의 결과1설 계 목 표1.카운터를 이용하여 번호표를 뽑으면 대기인수가 증가되며 창구에서 번호 ... 련 자 료7447( 7-Segment Decoder)6개7-Segment Display6개741926개7414( Schmitt Trigger )3개Register( 330Ω,10k ... 가 잘못되었는지 정확하게 알수있음)5설 계 진 행내 용1주차2주차3주차설계목표 설정O회로 구상O재료 구입O회로 구현OTEST 오류수정O회로 제작OTEST 오류수정O결과 정리 발표O6설 계 결 과{nameOfApplication=Show}

리포트 | 15페이지 | 10,000원 | 등록일 2010.05.29 | 수정일 2023.10.12

다운로드 장바구니
판매자 표지

예비보고서 // 2의보수와 4비트 가감산기, 플립플롭과 시프트레지스터

1. 실험목적2의 보수에 대한 이해를 바탕으로 binary 4-bit 가 감산기를 이해한다binary 4-bit 가감산기를 구성하고 동작을 파악한다2. 실험이론논리회로에서 음수를 표현하는 세가지 방법 -> 부호절대값/ 1의 보수/ 2의 보수 가장쉽게 생각할 수 있는 ..

리포트 | 14페이지 | 1,000원 | 등록일 2010.11.16 | 수정일 2018.09.10

다운로드 장바구니
Digital System Design VHDL(디지털 시스템 디자인 VHDL)

Digital System Design VHDL Prepared by GSJ 2011.11.08( 화 )2011-11-08 2 2 설계환경의 변화 60 ~ 70 년대 80 년대 ... 90 년대 - 현재 설계 방법 Transistor Level Bottom Up Gate Level (Top Down + Bottom Up) Algorithm, Function ... Level Top Down 설계 도구 Layout Editor Schematic Editor HDL Synthesizer 설계 범위 1K Gate 이하 Gate, Counter

리포트 | 53페이지 | 3,500원 | 등록일 2011.11.08

다운로드 장바구니
발달심리학[발달심리학의 학문적 특성,지능 및 기억발달]

의 존재한다. 마지막으로 발생과정분석설계는 특정행동과 관심행동에 대해 반복 관찰하는 방법으로서 철저한 원인분석이 가능하여 미제, 난제등에 효과적으로 쓰일 수 있으나 학습효과로 인해 ... register) 저장(storage) 그리고 인출(retrieval)과정을 지낸다. 감각기명 과정에서는 부호화 자극정보를 준다. 저장과정에서는 단기기억과 장기기억으로 나누어지는데

리포트 | 7페이지 | 1,500원 | 등록일 2014.10.11 | 수정일 2017.06.09

다운로드 장바구니
판매자 표지

Matlab 과제 4

이 정상적으로 이루어지고 있다. 직접 계산했을 때의 값과 일치하므로 주어진 조건의 부호기가 잘 설계되었다.%ex4-1clc, clear, close all;format c ... register (K=4)%encoder register sequencefor i=0:(input_len/k)+(K/k)-2encoder_reg = [encoder_reg

리포트 | 5페이지 | 3,000원 | 등록일 2012.01.07

다운로드 장바구니

이전10개 57 58 59 60 616263 64 65 66 다음10개

파워링크

신청하기