"레지스터 설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

atmega128 전자계산기 구조 verilog ssafy 스텝 모터 구동기 디지털시스템실험 중앙대 마이크로 쉬프트 레지스터 atmega128 프로젝트

판매자 표지는 다운로드시 포함되지 않습니다.

"레지스터 설계" 검색결과 1,261-1,280 / 2,202건

인터넷에서 하드웨어에 관한 논문들중에서 5개의초록 찾아서 제출하기

향상되고 마이크로프로세서가 합성 가능한 RTL(Register Transfer Level) 형태의 IP(Intellectual Property)로 제공되기 때문에 가능하다. 또한 ... 하드웨어의 집적도 및 SoC의 설계 방법론의 발달은 하드웨어 설계 언어의 설계 유연성을 소프트웨어에 근접하게 제공하기 때문에 이를 바탕으로 RTOS에서 소프트웨어로 구현된 커널 ... 디드 시스템에서는 이전의 ASIC설계에서 사용하는 방법으로는 최적화된 설계를 할 수 없기 때문에 하드웨어/소프트웨어 통합 설계가 필요하다.하드웨어/소프트웨어 통합 설계는 하드웨어

리포트 | 6페이지 | 1,500원 | 등록일 2012.01.05

다운로드 장바구니
[컴퓨터의이해] 마이크로프로세서의 발전과정과 컴퓨터산업에 기여한 점 그리고 최신동향/매트릭스 코드의 하나인 QR코드조사와 본인의 QR코드만들기-마이크로프로세서발전과정-

개의 IC 칩으로 된 CPU 또는 MPU라고 가리킨다. CPU는 레지스터, ALU, 멀티플렉서, 디코더 등 여러 가지 디지털 기능을 수행하는 소자들을 조합해서 설게 할 수 있 ... 다.저렴한 가격과 작은 크기로 인해 마이크로프로세서가 이전에 없던 구조를 설계 가능하게 해줌으로써 컴퓨터 설계기법에 있어 일대 변혁을 가져오게 했다.마이크로프로세서의 기본적인 처리기능 ... , 시대흐름의 변화에 보다 능동적으로 대처할 수 있는 설계 방법론이 요구되어 지고 있다. 이와 같은 요구를 만족하기 위해 그동안 많은 연구들이 진행되어 온 것이 사실이다.그 동안

리포트 | 14페이지 | 3,000원 | 등록일 2013.03.15

다운로드 장바구니
판매자 표지

[FPGA설계] FPGA와 CPLD

도 포함하고 있다.프로그램이 가능한 내부선 계층구조는 FPGA의 논리블록을 시스템 설계자가 요구하는 대로 단일칩 프로그래밍가능 빵판처럼 내부연결을 할 수 있다. 이 논리블록과 내 ... 부선은 제조공정 이후에 소비자/설계자가 프로그램할 수 있으므로 요구되는 어떠한 논리기능도 수행할 수 있다.(그러한 이유로 "현장 프로그래머블")FPGA는 일반적으로 주문형 반도체 ... (ASIC) 대용품보다 느리고, 복잡한 설계에 적용할 수 없으며, 소비전력이 크다. 그러나 개발시간이 짧고, 오류를 현장에서 재수정할 수 있고, 초기 개발비가 저렴하다는 장점이 있

리포트 | 6페이지 | 1,500원 | 등록일 2012.06.18

다운로드 장바구니
[국제마케팅]국제마케팅믹스 및 국제 광고

Proctert Us P G Everyday Solutions: Register Modify Profile Unsubscribe P G Global Operations Product Site ... Help Site Map Contact Us P G Everyday Solutions: Register Modify Profile Unsubscribe P G Global ... Statement P G Links Site Help Site Map Contact Us P G Everyday Solutions: Register Modify Profile

리포트 | 30페이지 | 2,500원 | 등록일 2008.12.02

다운로드 장바구니
ARM 아키텍처와 동작원리

도록 설계되어 있다.02 ARM 명령어와 파이프라인ARM에서 산술연산이나 논리연산을 위한 명령 SUB R0, R1, R2 오퍼랜드2 Op코드 오퍼랜드 1 (소스 레지스터) 대상 ... 의 동작 모드를 가짐 메모리구조: ARM은 메모리에서 데이터를 읽거나 쓸 때 바이트, 하프워드, 워드 크기로 이루어진다.레지스터: 32비트 길이의 레지스터 총 37개를 가진다. 데이터 ... 연산 등에 이용되는 범용레지스터 30개 프로그램 제어목적으로 1개의 PC, 프로세서의 동작 상태를 나타내는 상태레지스터 6개로 구성되어 있다. 예외처리: 정상적으로 처리되고 있

리포트 | 12페이지 | 2,000원 | 등록일 2008.10.28

다운로드 장바구니
논리회로 자판기 제작 최종 보고서

5조 2차 설계 최종보고서REPORT담당교수학 번이름학 과전기공학과1. Design objective① 돈 투입 버튼 부의 100원, 500원 버튼을 통하여 원하는 금액을 투입 ... 0000000111010110111010001101001100011111반감산기를 이용한 전감산기· Register여러 개의 flip-flop으로 구성되며 자료의 기억용으로 사용된다.flip-flop이 trigger되는 방식은 level

리포트 | 10페이지 | 1,500원 | 등록일 2012.02.29

다운로드 장바구니
마이크로프로세서 가로채기 발표자료

장치 인터페이스 …가로채기 동작 순서 요약 1 2 3 4 5 6 CPU 의 PC 및 Register 를 Stack 에 피신 주변장치에서 INT 요구 INT 처리루틴 수행 ... RETURN 명령에 의해 CPU register 복구 Main Program 실행 Main Program 복귀가로채기 처리 순서 1 단계 : 주변장치에서 MPU 로 가로채기 요구 신호 ... RETURN 현 PC SP PC가로채기의 종류 NMI NMI 는 대부분 마이크로프로세서의 외부 핀으로 독립적으로 설계 되어 있으며 가로 채기 플립플롭에 관계없이 가로채기를 요구 할

리포트 | 15페이지 | 1,000원 | 등록일 2010.04.25

다운로드 장바구니
실험(1) 연산회로 예비보고서

레지스터 두 개에 각각를 넣어가 오른쪽 끝에 오도록 하고 전가산기의 합과 자리올림을 저장할 레지스터(sum register)와 플립플롭(carry storage)을 가산기에 연결 ... 하면 곧 직렬 가산기 회로가 된다. CLK 펄스가 들어올 때마다가 한 비트씩 전가산기에 들어가며, 여기서 가산되어 나온 합은 레지스터에 저장되고 자리올림은 플립플롭에 일시 저장 ... 되었다가 다음 비트의 가산에 자리올림 입력으로 들어간다. 또 만일 여러 개의 입력을 가산할 필요가 있을 때는 아래의 그림과 같이 어큐물레이터(accumulator)를 시프트 레지스터

리포트 | 6페이지 | 1,000원 | 등록일 2009.05.25

다운로드 장바구니
C언어 프로그래밍 면접을 위한 기초 정리

할 수 있다.프로그램 개발과정요구사항 분석 -> () -> () ->컴파일하기 ->링킹 -> 실행요구사항 분석-> 알고리즘설계 ->프로그램 코딩 -> 컴파일 하기 -> 링킹->실행 ... h , shor, int , long , float , double, const , unsigned,기억클래스 - auto,static,extem , register제어문 - if

자기소개서 | 31페이지 | 3,000원 | 등록일 2015.11.28

다운로드 장바구니
8051을 이용한 다기능 디지털 시계 만들기

. 결 과[ 목 차 ]*..PAGE:32. 목 표지난 한 학기 동안 마이크로프로세서 응용실험시간에배웠던 내용들을 복습하고 설계과제를 통하여 완전히이해하도록 한다.8051kit의 다양 ... 한 기능을 활용하여 다기능 디지털 시계를구현한다.*..PAGE:43. 일 정1주차 ( 12 / 9 ~ 12 / 12 )ㆍ설계에 필요한 자료를 수집하고 부족한 부분에 대한 학습.ㆍ제안 ... 서를 작성하고 알고리즘 설계.ㆍ 모드 1 (디지털 시계기능, 알람 기능) 구현.- 월/ 일/ 요일/ 시/ 분/ 초 세팅 및 시계 작동/정지 가능.- 알람 세팅 및 ON/OFF기능

리포트 | 24페이지 | 10,000원 | 등록일 2009.11.30

다운로드 장바구니
AGC(Auto gain control) 자동이득 조절기

? ???? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?WiBro 대역 자동 이득 조절기설계 및 제작 ... ........................................................................................53.2 주요 부품 설계 규격 ... ......................offsetSwitching Time< 500nsec표 2.1 DDS 를 이용한 주파수 합성기의 설계 규격제 3 장 제한 조건3.1 AGC module Specification

리포트 | 45페이지 | 10,000원 | 등록일 2011.12.01

다운로드 장바구니
SYSTEM C와 verilog HDL을 이용한 하드웨어 설계.(fir filter예)

typesReferencesRegisters- Register는 데이터 저장소 역할을 하며, Flip-flop에 의한 하드웨어 레지스터와는 다르다.- 새로운 값이 할당될 때 까지는 현재의 값을 그대로 유지 ... 5장. SYSTEM C와 verilog HDL을 이용한 하드웨어 설계.5.1. verilog를 이용한 하드웨어 모델링.5.2. SystemC를 이용한 하드웨어 모델링.5.3 32 ... 다.Nets하드웨어간의 연결을 나타낸다. wire, wand, wor, tri, triand, trior,trireg등이 있고, wire 가 가장 많이 쓰인다.Register데이터

리포트 | 26페이지 | 1,500원 | 등록일 2009.02.28

다운로드 장바구니
컴퓨터 시스템 구조 11장 연습문제 레포트

(Strobe),인터페이스 출력 핸드셰이킹 라인은 IBF(Input Buffer Full)로 나타낸다. STB의 낮은 논리 레벨신호는 I/O 버스로부터 인터페이스 데이터 레지스터로 데이터 ... 전송되게 하고, IBF의 높은 논리레벨 신호는 인터페이스가 데이터를 받아들였음을 나타낸다. IBF는 CPU가 데이터 레지스터의 값을읽은 다음의 I/O 읽기 신호를 내놓으면 낮 ... 에서 STB를 통하여 인터페이스 데이터 레지스터로 데이터를 전송하게 되면,IBF는 SET이 되어, 인터페이스에 데이터가 있음을 나타낸다. 이때 CPU가 인터페이스에서READ I/O 신호

리포트 | 6페이지 | 1,500원 | 등록일 2008.12.28

다운로드 장바구니
임베디드시스템

임베디드 시스템01 임베디드 시스템 개요 02 임베디드 시스템 설계01. 임베디드 시스템 개요1 임베디드 시스템의 이해 임베디드 시스템 : 프로세서, 메모리 장치, 각종 입출력 ... 성과 비휘발성으로 나뉜다. 입출력장치는 외부와의 디지털 신호와 아날로 그 신호를 가지고 연결되며, 프로세서와는 항상 디지털 신호로 연결된다.2 프로세서프로세서의 구조 - 레지스터 ... : 프로세서 내부에 있는 데이터를 일시적으로 보관하는 조그만 임시 기억장치 범용레지스터, 상태레지스터 - 연산장치: 산술연산, 논리연산, 보수연산, 쉬프트와 같은 연산을 수행 - 제어

리포트 | 16페이지 | 2,500원 | 등록일 2008.10.28

다운로드 장바구니
디지털논리회로실험 - 제 11장 시프트레지스터와 시프트 카운터

Register와 Shift Counter1. 실험 목적 및 기본 개념실험목적: 쉬프트 레지스터와 쉬프트 카운터의 특성 및 동작원리를 실험을 통하여 이해하고응용 능력을 배양.2. 실험 ... 과정, 회로도 및 타이밍 다이어그램그리고 예비실험 및 조사2.1 Shift Register레지스터는 일종의 데이터 기억 소자이다. 이 중에서도 쉬프트 레지스터는 연속적인 클럭 명령 ... 플립플롭이 Q=0이 되는 순환 쉬프트 레지스터(Circular Shift Register)이다. [그림 A]에 보인 바와 같이 직렬 입력, 병렬 출력 쉬프트 레지스터의 최종 출력

리포트 | 9페이지 | 1,500원 | 등록일 2008.12.08

다운로드 장바구니
LTCC

으로 나타났다.LTCC 기술은 종래의 후막기술, 박막공정 및 HTCC 기술에 비해 향상된 설계의 유연성을 제공하며, microstrip, stripline, coplanar ... )는 마이크로파 패키지 및 모듈을 설계하는 데에 있어서 매우 중요한 요소이며, LTCC의 3차원 공정기술은 이런 목표를 달성할 수 있는 유용한 대안이다.4.2. 패키지의 응용 ... ) 아두며, 이때 시각 정렬(vision alignment) 혹은 기계적 register를 이용하여 시트의 위치를 제어, 정렬시킨다. 패턴 인쇄에 사용되는 전도성 페이스트는 소성후

리포트 | 19페이지 | 1,000원 | 등록일 2010.06.06

다운로드 장바구니
광수신기

를 복원하는 것이다.광수신기의 설계에 있어서 중요한 사항으로는 높은 수신감도, 넓은 다이내믹 레인지, 비트율 투명성, 비트패턴 의존성, 빠른 동기 획득 시간, 광다이오드로부터 파워 증폭 ... 증폭기는 크기가 작은 전기적인 신호를 낮은 잡음 세기를 보장하며 증폭시킨다.설계시 디바이스의 속도와 수신감도 사이의 조절이 필요하다.전치 증폭단의 종류로는 고임피던스 전치 증폭기 ... : Fiber transmission system ConnectorMTRJ : Mechanical transferable Registered Jack?LC : SC커넥터에 비해 2

리포트 | 14페이지 | 1,000원 | 등록일 2013.05.31

다운로드 장바구니
[경영정보론]데이터마이닝 - 월마트분석 PPT

National Cash Register60TB 이상 데이터세계에서 가장 큰 데이터 웨어하우스 중 하나 운영!월마트의 배경NCR의 테라데이터 데이터베이스NCR의 테라데이터 데이터베이스 ... 설계된 작은 웨어하우스. → 적은 비용. ex) 데이터 웨어하우스 가격 : 1,000,000달러 이상. 데이터 마트 가격 : 100,000달러 이하. → 실행을 위한 리드타임이 90

리포트 | 10페이지 | 2,000원 | 등록일 2010.06.03 | 수정일 2014.09.27

다운로드 장바구니
디지털공학실험 8장 논리회로의 간소화 (예비)

한 Karnaugh 맵핑 방법을 이용하여 무효 BCD-코드 감지기를 설계한다. 이 감지기는 실험 3에 나온 알약 계수 제어 시스템에 기능향상을 제공한다. 레지스터A에는 유효한 BCD ... 코드만이 존재하도록 하고 무효 BCD 코드가 감지되면 경고 신호가 나온다. 여기서 회로는 4비트용으로 설계하지만 레지스터 A를 위해 8비트로 쉽게 확장될 수 있다.표 8-1 비교기 ... 되며, Karnaugh 맵의 출력 변수들은 진리표에 나타나 있는 출력 변수들에 상응하는 위치에 0 또는 1로 표시된다.한 예로서 2비트 비교기의 설계를 고려해 보자. 입력

리포트 | 15페이지 | 2,500원 | 등록일 2010.04.06

다운로드 장바구니
자바의 탄생과정, 특징, 자바와웹

다 .자바 언어의 특징 ☞ 분산 (Distributed) 환경의 응용에 적합하다 . 자바는 인터넷 또는 네트웍을 통하여 효율적으로 수행될 수 있도록 설계되었다 . http, ftp ... 번 작성되면 JVM 이 설치된 모든 종류의 컴퓨터에서 실행할 수 있다 . 구조 중립적으로 설계된 자바는 높은 이식성을 제공한다 . 개발환경 실행환경 JVM (Security ... 언어의 특징 ☞ 높은 성능 (High-performance) 을 제공한다 . 바이트 코드는 인터프리터에 의해 효율적으로 수행될 수 있도록 설계되었다 . 실행의 효율성을 제공하기

리포트 | 17페이지 | 1,000원 | 등록일 2011.05.11

다운로드 장바구니

이전10개 59 60 61 62 636465 66 67 68 다음10개

파워링크

신청하기