"레지스터 설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

atmega128 전자계산기 구조 verilog ssafy 스텝 모터 구동기 디지털시스템실험 중앙대 마이크로 쉬프트 레지스터 atmega128 프로젝트

판매자 표지는 다운로드시 포함되지 않습니다.

"레지스터 설계" 검색결과 1,301-1,320 / 2,202건

(A+ 레포트) 컴퓨터의 이해 - 마이크로프로세서의 발전 과정과 컴퓨터 산업에 기여한 점 그리고 최신동향에 대하여 자세히 서술하라.

장치, 레지스터가 한 개의 반도체 칩에 내장한 소자이다. 컴퓨터에서 중앙처리장치로 사용되고 있다. 마이크로는 매우 작은 크기, 프로세서는 처리기를 뜻하므로 마이크로프로세서는 매우 ... 으로 설계한다. 마이크로프로세서를 사용하여 컴퓨터를 설계하면 CPU가 하나의 IC 소자로 통합회되어 시스템이 소형화 되고, 소비전력을 낮추고, 저렴한 가격으로 생산할 수 있다. 또한 부

리포트 | 7페이지 | 4,200원 | 등록일 2013.03.13

다운로드 장바구니
8051이란?

와는 다르게 각종 제어 용도에 적합하게 설계되어 있다. 8051은 하나의 칩 내에 8비트 CPU부분과 롬, 램, I/O 포트, 타이머/카운터, 시리얼 포트, 클록 발생 부분을 포함 ... 에 붙어있는 각종 레지스터, A, B 레지스터, PSW, SP, 10비트 프로그램 카운터(PC), 데이터 포인터 등이 있다.(1) 명령 디코더 (CU : Control Unit ... Counter)프로그램 카운터는 프로그램 메모리에 저장되어 있는 명령의 실행순서를 정하는 10비트 레지스터이며, 실행시킬 명령이 기억되어 있는 어드레스를 가리키고 있다. 프로그램 카운터

리포트 | 4페이지 | 1,500원 | 등록일 2009.11.10

다운로드 장바구니
8051의 구조및 제어에 관하여

특수기능 레지스터-SFR(special function register)-내부 데이터 메모리의 상위 128바이트인 80h-ffh영역을 직접번지 지정으로 액세스-누산기 a,b ... *8051의 구조 및 제어1.8051의 특징Atmel의AT89C51기준-제어목적에적합하도록설계된8비트마이크로콘트롤러-내부프로그램ROM:4kB-내부데이터메모리:256B=128 ... BRAM+128B레지스터-4개의입출력포트:각포트는8비트-2개의16비트타이머/카운터:동작모드4개-1개의 uart포트:풀 듀플렉스 시리얼 통신uart(universal

리포트 | 13페이지 | 2,000원 | 등록일 2008.11.15

다운로드 장바구니
디지털회로 [ 7-세그먼트디코더, 쉬프트 레지스터,업-다운카운터, 각종 카운터 _ 사전 ]

8-9. 7-세그먼트디코더, 쉬프트 레지스터업-다운카운터, 각종 카운터제출일실험조이름-사전 보고서-? 실험목적이번 실험의 목적은 Verilog HDL을 사용한 회로 설계 방법 ... 과, Quartus, FPGA 사용법을 익혀 7-세그먼트 및 각종 카운터를 설계, 동작해보는 것이다.? 이론1. 7-세그먼트 디코더?7-세그먼트는 0에서 9까지의 숫자를 표시하기 위해 ... ;endcaseendendmodule2. 쉬프트 레지스터? 2진 정보를 왼쪽으로 또는 오른쪽으로 이동 시킬 수 있는 레지스터를 쉬프트 레지스터라 한다. 쉬프트 레지스터의 구조는 하나의 플립플롭

리포트 | 4페이지 | 1,000원 | 등록일 2008.04.09

다운로드 장바구니
프로그래밍언어 역사와 소개 + SWOT분석

포함되었고 , 조수 레지스터를 자동 증가시키는 새로운 장치를 포함했다 4. Grace Hopper 의 UNIVAC 컴파일 시스템 Grace Hopper 가 이끈 팀이 일련의 컴파일 ... 년대에 쏟아져 나온 많은 언어들 중 가장 대중적으로 성공한 PASCAL 을 발전 시킴 . 언어 설계는 융통성 , 정확성 , 구조화 ( 추상화 ) 가 추구 . 신뢰성 , 유지보수 ... 새로운 생각을 제시 . 언어의 패러다임이 다양해졌다 . 2. 주요 언어 : Ada - 80 년대의 PL/I 라고 불리며 , 미 정부의 지원 으로 탄생되었다 . 설계의 세밀

리포트 | 36페이지 | 1,500원 | 등록일 2012.06.07

다운로드 장바구니
컴퓨터 개요 및 구조

와 레지스터가 명령을 수행하게 하는 장치 명령어의 실행에 필요한 연산순서와 연산 종류 등을 해석 인간의 뇌와 같은 요소 구성 여러 개의 해독기(decoder)와 제어기로 구성 ... 레지스터정의 중앙처리장치 내부에서 연산에 필요한 자료를 잠시 저장하기 위한 임시 기억장소 중앙처리장치는 컴퓨터가 명령을 수행하는 과정을 처리하기 위해 여러 개의 레지스터를 가짐주기억 ... 과정(3)ADD프로그램 실행 과정(4)STA마이크로프로세서의 성능(1)여러 요인으로 결정 사이클 당 연산 수와 자료 버스의 폭, 레지스터의 수와 크기, 그리고 캐시 메모리의 크기

리포트 | 51페이지 | 1,500원 | 등록일 2009.02.25

다운로드 장바구니
Computer Organization and Architecture Designing for Performance (8th Edition) 제 4장 연습문제

-비트 단어 저장 가능하고; 24-비트 주소를 발생하는 16-비트 프로세서에서 사용한다. 모든 필요한 정보를 가진 캐시 조직을 설계하고, 프로세서의 주소가 어떻게 해석되는지 설명 ... ns) = 100ns * 1.15따라서 적중률 H는 98.5% 이다.연습문제 4.20(a) 액세스 시간이 1ns 이고 적중률 H = 0.9인 L1 캐시가 있다고 하자. 캐시 설계 ... 장치로부터 프로세서 레지스터), 그리고 H는 적중률이다. 간략화를 위해, 단어가 캐시로 적재되는 것과 프로세서 레지스터로 적재되는 것이 병렬로 이루어진다고 가정한다. 이것은 식 (4

리포트 | 14페이지 | 3,000원 | 등록일 2011.03.20

다운로드 장바구니
Computer Organization and Architecture Designing for Performance (8th Edition) 제 3장 연습문제

. 현재 대부분의 컴퓨터는 이 시스템을 따르고 있다.(c) 프로그램 카운터와 명령어 레지스터는 각각 몇 비트씩으로 구성되는가?A: 명령어의 길이를 모두 저장할 공간이 충분해야 하 ... 므로 프로그램 카운터와 명령어 레지스터는 64비트이다.연습문제 3.4 16-비트 주소(예를 들어, 프로그램 카운터와 주소 레지스터들의 폭이 16비트라고 가정)를 발생시키고, 16-비트 ... 프로세서가 있다고 하자. 몇 가지 분석을 한 후에, 설계자는 읽어질 데이터를 기억장치가 시간 내에 제공하는 데는 180ns 가량이 부족하다는 것을 밝혀냈다.(a) 만약 버스 클록 율

리포트 | 7페이지 | 3,000원 | 등록일 2011.03.20

다운로드 장바구니
논리회로실험) 가산기 감산기 결과보고서

( Register / Ring counter )에 이어 New Project를 할 때 필요한 adder_4bit의 .v 파일을 직접 끌어와서 추가시켜야 한다.1 . 반가산기의 회로 ... 고 값을 도출하면서 전가산기에 대해 이해를 할 수 있었다. ( 전가산기의 이해 )2. 실험 고찰* Quartus II에서 감산기를 설계하여 Modelsim으로 파형을 확인한다.

리포트 | 10페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
충북대 전기전자공학 디지털실험 16장 예비보고서

의 클럭펄스의 고정된 시간동안 쉬프트 레지스터를 동작시키도록 설계되어야 한다. 이것은의 타이밍도처럼 쉬프트 제어신호는 클럭과 동기화 되어 펄스의 음의 전이 후에 값은 변화하게 된다 ... 디지털 시스템이 직렬모드로 동작한다고 한다. 한 레지스터에서 다른 레지스터로 한 번에 한 비트씩 이동시킴으로써 정보를 전송할 수 있다. 이것은 레지스터의 모든 비트를 한꺼번에 전송 ... 하는 병렬 전송과는 대조적이다.레지스터 A에서 B로의 정보의 직렬전송은 에 나타낸 것처럼 쉬프트 레지스터를 이용하여 수행한다. 레지스터 A의 직렬 출력은 레지스터 B로 전송되는 동안

리포트 | 5페이지 | 1,000원 | 등록일 2008.02.18

다운로드 장바구니
기업컴퓨팅의 발전과정

수 있는 것은 ENIAC이라는 설이 보편적이며, 이 컴퓨터는 17,468개의 진공관과 7,200개의 크리스털 다이오드, 70,000개의 레지스터로 이뤄진, 가로 9m, 세로 15 ... 덩치와 엄청난 전력을 소모했던 것도 이 기계가 널리 사용되기 어려운 장애물이었다. 이러한 EINAC의 단점을 극복하기 위해 폰 노이만의 설계를 반영하여 탄생한 컴퓨터가 EDVAC이 ... 다. EDVAC은 2진수를 이용하여 컴퓨터의 연산 속도를 비약적으로 향상 시켰을 뿐만 아니라, 오늘날 ‘소프트웨어’라고 불리는 개념을 탄생시켰으며 아직도 폰 노이만의 이 설계

리포트 | 5페이지 | 2,500원 | 등록일 2011.11.18

다운로드 장바구니
판매자 표지

6.시프트레지스터와 카운터[예비]

-예비 보고서-1. 시프트레지스터로 만들어진 링카운터의 구조와 동작원리에 대해 조사하라.☞ 첫 단 플립플롭의 출력은 2단으로, 2단 플립플롭의 출력은 3단으로 연결되어 마지막 ... 식 업/다운 카운터를 나타낸 것이다.동기식 업/다운 카운터6. 7476 J-K F/F을 이용하여 4단 2진 Count-Up 리플 카운터를 설계하라.Q*************0101 ... 다. 업카운터이므로 0부터 15까지 증가한 뒤, 다시 0으로 돌아가 증가한다.7. J-K F/F을 이용하여 4단 2진 Down 카운터를 설계하라.Q01010101010101010Q

리포트 | 8페이지 | 1,000원 | 등록일 2011.07.05

다운로드 장바구니
4bit Full adder Verilog구현

HW#1 - 4bit full-adder설계 및 modelsim으로 시뮬레이션.① 진리표작성▷1bit full-adder의 진리표a[0]b[0]c_ins[0]c_out ... 은 1bit register, a,b는 4bit register 로 설정.c_out은 1bit wire, s는 4bit wire로 설정하였다.③ Verilog HDL c ... bench modulereg a,b,c_in;//task의 a,b,c_in module의 입력이 되는 것은 register로 설정wire s,c_out;//task의 s,c_out

리포트 | 4페이지 | 1,500원 | 등록일 2009.04.21

다운로드 장바구니
인텔_계열_CPU의_발전사

/1988년/1990년 (80386DX/SX/SL-3세대 컴퓨터)80386DX는 32 bit data path와 32 bit register 크기를 갖춘 첫 32 bit 인텔 ... 486DX2-66은 CPU의 내부 클럭속도가 66MHz이지만 실상 외부의 버스 인터페이스는 33MHz이므로 메인보드도 32MHz용으로 설계된 것을 그대로 사용이 가능하였으므로 PC ... 되었다.⑩ 1997년 (PentiumMMX-5.5세대컴퓨터)펜티엄에 57개의 새로운 명령어를 비롯해 데이터 타입, 64비트 레지스터 등 새로운 기술을 갖춘 CPU이다. 추가된 명령어

리포트 | 6페이지 | 1,500원 | 등록일 2011.03.19

다운로드 장바구니
Programmers 모델

Programmer's 모델01 명령어 02 동작모드 03 레지스터 04 메모리 구조 05 예외처리01 명령어ARM의 명령어는 32비트 ARM과 16비트 Thumb 명령어 2가지 ... 적으로만 변경이 가능한 동작모드다. 동작모드를 소프트웨어로 변경하는 경우에는 상태 레지스터 값을 수정하여 이루어지는데, 이 레지스터 값을 변경하면 SVC, Abort, Undef, IRQ ... , FIQ 모드 역시 소프트웨어로 동작모드를 제어할 수 있다.03 레지스터30개의 범용 레지스터 범용 레지스터는 데이터 처리나 데이터 전송 등 다양한 목적 으로 사용된다. 30개

리포트 | 20페이지 | 3,000원 | 등록일 2008.10.28

다운로드 장바구니
디지털 시스템 설계 - UART 설계

구현하는 것이다. 아래 그림은 UART의 설계도이다..UART의 spec을 알기 전에 먼저 각 sub-module의 specification을 알아 보도록 하자 ... FEflag를 1로 만든다RSR에 저장된 값의 parity와 실제 계산해서 만든 parity의 값이 다르면 RDR의 각 register에 0을 넣는다BRGSystem

리포트 | 1페이지 | 4,000원 | 등록일 2009.09.01

다운로드 장바구니
LG전자 자기소개서

를 레지스터에 다시 쓰는 WB 단계가 있습니다. 그런데 싱글 사이클에서는 크게 레지스터, ALU, 메모리 세 소자가 다른 한 소자가 일을 하는 동안 나머지 두 소자는 쉬고 있 ... 과 Forwarding, Stall 기법을 해결책으로 제시 하였습니다. 쿼터스 프로그램을 통하여 파이프라인을 직접 설계하고 결과를 프로젝트가 출제되었습니다. 며칠을 고생했지만 공부

자기소개서 | 4페이지 | 3,000원 | 등록일 2011.02.02

다운로드 장바구니
디자인 패턴 중 하나인 싱글턴 패턴에 대한 리포트

설계 Pattern(과제명 : Singleton Pattern)학과컴퓨터공학과학번0072117성명한민호제출일2007. 3. 19Pattern Name and ... registers all JDBC drivers. This is done by the* DBConnectionManager, as opposed to the ... ();DriverManager.registerDriver(driver);drivers.addElement(driver);log("Registered JDBC driver "

리포트 | 18페이지 | 1,000원 | 등록일 2009.08.22 | 수정일 2013.12.22

다운로드 장바구니
[atmega128] 기울기 측정장치 보고서

(); , LcdNumber(); )6. 통신(RS232) 함수 ( Rx { }, Tx{ } )7. Delay 함수 ( Delay_us(); )(3) 소프트웨어 상세 설계① LCD 레지스터표의 각 ... Register)- UDRn 레지스터는 송/수신되는 데이터 값을 저장하는 버퍼역할을 하게 된다.- UDRn은 TXBn(송신버퍼) / RXBn(수신버퍼)레지스터로 구성되어 있는데 이는 I/O 같 ... 를 하고자 하는 목적을 두고 있다.2.시스템 개요 정의- 위에서 보는 블록도와 같이 저희 조에서 설계하고자 하는 장치는 크게 4부분( CPU모듈과 관성 모듈, 통신모듈 그리고 LCD

리포트 | 25페이지 | 1,500원 | 등록일 2007.12.08

다운로드 장바구니
ioremap()함수를 이용한 Key pad/Fnd Device Driver의 설계

8. ioremap()함수를 이용한 Key pad/Fnd Device Driver의 설계1. 참조 요약5.8.2절 keypad driver-ioremap()을 이용하는방법 / 5 ... , paddr_FND6, paddr_FND7, mem_len;result = register_chrdev(FND_MAJOR, FND_NAME, &device_fops);if (result=1 ... ;unsigned long paddr_FND4, paddr_FND5, paddr_FND6, paddr_FND7, mem_len;result = register_chrdev(FND_MAJOR

리포트 | 10페이지 | 2,000원 | 등록일 2010.06.18

다운로드 장바구니

이전10개 61 62 63 64 656667 68 69 70 다음10개

파워링크

신청하기