"논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 전전설2 레포트 논리회로 텀프로젝트 실험12 멀티플렉서 vhdl 논리회로실험 디지털회로실험 라인트레이서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험" 검색결과 1,201-1,220 / 4,683건

서울시립대 전전설2 Lab-01 예비리포트 (2020 최신)

gate, XOR gate, 가산기 등 여러 논리회로를 디자인한 후 실제로 설계하여 실험능력을 함양한다.2. 배경이론 및 사전조사디지털 설계는 다양한 장점이 있다. 1에 대응 ... 적 간단한 논리 회로를 구현할 수 있다. Standard logic IC에는 TTL 패밀리와 CMOS 패밀리가 있다(첫 주 실험은 TTL 이용). 이에 반해 ASIC 방식은 복잡 ... 한 논리 회로를 구현할 때 사용되고 빠르게 동작한다는 장점이 있다. ASIC 방식 중 Full custom IC는 대량 생산에 특화되어 있고 단가가 싼 장점이 있지만 한번 만들어지

리포트 | 9페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
아날로그 및 디지털회로설계실습 10 조합논리 회로의 예 (7-segmentDecoder 회로 설계) 예비 리포트

설계실습 10. 조합논리 회로의 예(7-segmemt/Decoder 회로 설계)요약: 이번 보고서에서는 조합논리회로를 학습했다. 7-segment/Decoder 진리표를 완성 ... 을 구해 7-segment/Decoder회로를 설계하는 실험을 했다.실험결과:7-segment/Decoder 진리표아래 7-segment/Decoder 진리표를 작성한다.입력출력 ... egment/Decoder를 통해 조합논리회로를 학습했다. 이론부를 통해 7-segment/Decoder 진리표를 완성했으며 진리표를 통해 Karnaugh맵을 만들었으며 그 맵을 보고 간소

리포트 | 4페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
판매자 표지

전자회로실험 Latch, Flip-Flop 실험 레포트

1. 실험 제목1) D-Latch 및 D Flip-Flop2) J-K Flip-Flop2. 실험목적1) D-Latch 및 D Flip-Flop래치로 SPDT 스위치의 되툄에 의한 ... 영향을 제거하는 방법에 대한 입증NAND 게이트와 인버터를 이용한 게이티드 D 래치 구성 및 시험D 플립-플롭의 테스트 및 래치와 플립-플롭의 몇 가지 응용회로2) J-K ... Flip-Flop동기 및 비동기 입력 방식을 포함한 J-K 플립-플롭의 다양한 구성에 대한 시험토글모드에서 주파수 분할 특성 관찰J-K 플립-플롭의 전달 지연 특성 측정3. 실험 장비

리포트 | 11페이지 | 3,000원 | 등록일 2025.04.19

다운로드 장바구니
판매자 표지

서울대학교 일반대학원 전기정보공학부 연구계획서

을 할 때 전자회로1,2, 기초회로실험, 자료구조및알고리즘, 컴퓨터네트워크, 디지털통신, 정보및부호이론, 마이크로프로세서, 반도체공학, 머신러닝개론, DSP실험, 전자회로실험 ... 한 전력 할당 기법 연구, 딥러닝 훈련에서의 논리적/물리적 토폴로지 인식 집단 커뮤니케이션 연구, ZOMETAG: 정보 포렌식 및 보안에 대한 ARM, IEEE 트랜잭션의 공간

자기소개서 | 2페이지 | 3,800원 | 등록일 2024.02.02

다운로드 장바구니
판매자 표지

[아날로그 및 디지털 회로 설계실습] 예비보고서7

게이트 각각의 입출력 시간 딜레이를 측정할 수 있는 방법에 대해 조사하고, 딜레이를 가장 정확하게 측정할 수 있는 방법의 실험 방법을 설계한다.논리회로 gate에는 “전파 지연 ... 아날로그 및 디지털 회로설계실습(실습7 예비보고서)소속전자전기공학부담당교수수업 시간학번성명예비 보고서설계실습 7. 논리함수와 게이트실습날짜2021.11.01. 17시교과목 번호 ... 시간(Propagation delay)”가 존재한다. 이는 논리회로가 입력신호를 받고 출력 결과를 나타낼 때까지의 걸리는 시간이다.- tPHL(propagation delay

리포트 | 10페이지 | 1,500원 | 등록일 2022.09.14

다운로드 장바구니
반가산기와 전가산기 결과

0000000111010110111010001101001100011111고찰7주차 실험은 반가산기와 전가산기의 원리를 이해하고 가산기를 이용한 논리회로의 구성능력을 키우는 실험이다.실험1)은 반가산기 회로 ... 을 가하며, 진리표 순서대로 S값과 C값을 측정한다.ABSC00011011실험2)전가산기 회로를 구성하고 진리표 순서대로 S, C 값을 측정한다.ABCSC0 ... *************0101110111실험3)반감산기 회로를 구성하고 진리표 순서대로 B, D값을 측정한다.XYBD00011011실험4)전감산기 회로를 구성하고 진리표 순서대로 Bn, D값을 측정한다.빨간

리포트 | 5페이지 | 1,000원 | 등록일 2022.06.12

다운로드 장바구니
이수페타시스 (기술분야) 자기소개서

는 연성 및 기타 인쇄회로기판 제조업을 하고 있습니다. 이 분야에서의 경험은 없지만, 화학공학을 전공하여 화학적인 과정과 기술에 대한 이해도가 높습니다. 또한, 문제 해결과 논리적인 ... [취업자소서]이수페타시스(기술)자기소개서#기술 회로 자소서#이수페타시스 자소서 #이수 기술 자소서#이수그룹 자기소개서 #기술직 자소서■ 기술(회로) 분야 채용 자기소개서 우수예문 ... 하고 해시태그를 설명해 주세요.#논리적사고 #문제해결능력 #열정 #창의성논리적이고 체계적인 사고와 문제 해결 능력을 바탕으로 현실적인 문제를 해결하는 것을 중요하게 생각합니다. 제

자기소개서 | 5페이지 | 3,000원 | 등록일 2023.04.01

다운로드 장바구니
판매자 표지

연세대 23-2 기초아날로그실험 A+6주차 예비보고서

waveform들을 만들 수 있어 전자회로, 디지털 논리 회로, 무선 통신 장치, 시계 레이더 컴퓨터 클럭 발생기 및 다양한 응용분야에서 사용된다. 또한 Oscillators는 크 ... Ⅰ.실험 목표1.1 RC relaxation oscillator를 이해하고 설계- Op-amp 및 passive components(저항, 커패시터)를 사용해 PSPICE 및 ... 로 반복적인 신호를 생성하는 전자회로나 장치를 말한다. Oscillator는 그림1과 같이 필요에 따라 sinusoidal, pulse, sawtooth, triangular

리포트 | 11페이지 | 1,500원 | 등록일 2024.03.23

다운로드 장바구니
정실, 정보통신기초설계실습2 4주차 예비보고서, 결과보고서 인하대

1. 실험 제목 : Boolean Algebra와 드모르간의 법칙, 카르노맵2. 실험 목적 : Boolean Algebra와 드모르간의 법칙을 이용해 논리회로를 설계한다.3 ... algebra의 경우 0과 1 혹은 low와 high 처럼 오로지 두가지의 state로만 대수적인 관계를 논한다.Boolean algebra는 디지털 시스템이나 논리회로설계 ... . 실험 이론 : 가. Boolean Algebra1) Boolean algebra는 algebra의 의미에서 알 수 있듯이 대수학이다. 일반적인 대수학과는 차이가 있는데 Boolean

리포트 | 3페이지 | 1,500원 | 등록일 2021.08.31

다운로드 장바구니
Verilog HDL을 이용한 로직게이트설계 및 FPGA를 통한 검증 예비레포트 NAND2,NOR2.X

programmable gate array)란 설계가능 논리 소자와 프로그래밍이 가능한 내부 회로가 포함된 반도체 소자이다. 설계 가능 논리 소자는 AND, OR, XOR, NOT, 더 복잡 ... 1. 실험 제목 [Verilog HDL을 이용한 로직게이트설계 및 FPGA를 통한 검증]2. 실험 목적-Hardware Description Language(HDL)을 이해 ... 을 이용하여 설계하고, FPGA를 통하여 검증하는 방법을 익힌다.3. 실험 장비-digilent nexys4 FPGA board-development environment

리포트 | 4페이지 | 1,000원 | 등록일 2021.06.20

다운로드 장바구니
A+ 받은 이학전자실험 결과보고서 op amp2

1. 실험목적여러 가지 회로를 비교분석해 Voltage follower의 특징과 용도를 알아 본다.Difference Amplifier 두 입력 신호의 차에 비례하여 증폭 ... 하는 회로의 특징을 알아본다. Summing Amplifier 키르히호프 1법칙에 대해 출력전압을 계산하고 조건을 바꿔가며 그것이 맞는지 실험적으로 확인한다. 미분기 적분기의 회로와 식 ... 을 이해하고 파형을 분석한다.2. 실험이론가변 저항　：　회로 구성시 voltage divider의 원리를 이용하여　３다리중 가운데 다리를 회로쪽에 연결하고 나머지 다리를 각각

리포트 | 20페이지 | 2,500원 | 등록일 2021.04.19

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 6주차 Lab06 예비 레포트 Sequential Logic 1, 전자전기컴퓨터설계실험2,

는다. Encoder, decoder, mux, demux등 그동안 실험한 논리회도 모두 조합회로에 속한다.②순차회로순차논리회로는 정보를 기억할 수 있도록 조합논리회로에 기억소자를 더한 ... . 배경 이론1) 조합회로와 순차회로①조합회로조합회로는 출력신호가 입력신호에 의해서만 결정되는 논리회로이다. 논리 게이트로 구성되며, 플립플롭과 같은 기억소자들을 포함하지 않 ... 을 가지고 있다. 이때 플립플롭은 1비트를 기억하는 메모리 소자이며, 레지스터 구성회로로 널리 사용된다. 따라서 조합논리회로와 순차논리회로는 기억소자의 유무에 따른 작동방법에 차이

리포트 | 14페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
판매자 표지

디지털논리회로참고그림

전압 시간 듀티사이클 공식 전압 시간 디지 털 신호 = 10% 250 μ s 25 μ s 100% ƒ= T 1 250 x 10892 2 446 223 111 55 27 13 6 3 1 2 2 2 2 2 2 2 2 1 0 1 1 1 1 1 0 0 ∴ 1101111100 ..

리포트 | 16페이지 | 1,000원 | 등록일 2022.10.10

다운로드 장바구니
판매자 표지

건국대학교 편입학 전기전자공학부 학업계획서

응용, 교류여자기기, 컴퓨터구조, 랜덤프로세스, 논리회로, 회로이론, 반도체공학, 임베디드컴퓨팅, 소프트웨어공학 등의 수업을 이수하고 싶습니다. ... 에 입학해서 공부를 해보니 왜 어른들이 명문대에 가라고 했었는지 쉽게 이해가 되었습니다. OOO공학실험을 할 때는 OO팁이 부러져서 실험을 못하고, 또 OOOO는 컴퓨터가 OO ... 프로그램을 제대로 작동시키지 못해서 실험을 못하게 되었습니다. 비싼 등록금을 내고 이런 일을 겪고 나니 이 대학을 그대로 나가면 사회에서도 낭패를 보기 쉬울 것이라는 판단을 내렸

자기소개서 | 1페이지 | 3,800원 | 등록일 2023.12.28

다운로드 장바구니
KT 합격 자기소개서!!! / KT / 통신사 / SKT / LG유플러스

경험을 통해 무엇을 배웠는지 기술해 주십시오. (최대 700자 입력가능)[다양한 시도를 통해 배우다.]저는 6학기에 전자회로실험과 논리회로실험 2과목을 동시에 이수하였습니다. 실험 ... 과목 2과목을 동시에 수강하는 것이 힘든 일이지만, 한 학기라도 빠르게 두 과목을 공부할 필요하다고 생각하여 내린 결정이었습니다. 먼저, 전자회로실험에서 PSpice 시뮬레이션에서 실패를 겪었습니다.

자기소개서 | 4페이지 | 3,000원 | 등록일 2020.11.29

다운로드 장바구니
판매자 표지

한양대학교 일반대학원 융합전자공학부 학업계획서

1. 자기소개저는 OO대 전자공학과를 졸업했습니다. 재학 중에는 통신공학개론, 마이크로파공학, 마이크로파회로설계, 디지털논리회로실험, 기초전자공학실험, 일반물리1,2, 고급전자 ... 회로실험, 자료구조및알고리즘, 디지털신호처리개론 등의 수업을 수강했습니다. 졸업 후에는 OOOO라는 회사에서 OOOO 제작 업무를 했습니다.2. 진학동기제가 한양대 대학원 융합전자

자기소개서 | 1페이지 | 3,800원 | 등록일 2023.10.02

다운로드 장바구니
판매자 표지

24장 결과보고서_FPGA를 활용한 스위치 인터페이스

24장 FPGA를 활용한 스위치 인터페이스 실험 보고서실 험 일학 과학 번성 명1. a) b)스위치ON/OFF논리값LEDON/OFF논리값SW0OFF0LED1OFF0ON1ON1SW ... 수정24장 FPGA를 활용한 스위치 인터페이스 실험 보고서실 험 일학 과학 번성 명2. a) 완성된 Verilog HDL 코드2_a 코드스위치ON/OFF논리값LEDON/OFF논리값S ... 된 Verilog HDL 코드8bit로 만들어서 코드 수정24장 FPGA를 활용한 스위치 인터페이스 실험 보고서실 험 일학 과학 번성 명3. a) ModelSim Simulation 파형

리포트 | 7페이지 | 3,000원 | 등록일 2025.06.07

다운로드 장바구니
9주차 예비 - Multiplexer

기초회로실험1전자공학부9주차실험제목 : Multiplexer실험목적 : (1) 전가산기 구성을 위해 2개의 4입력 Multiplexer 사용을 익힌다.(2) 2개의 4-입력 ... 위항 사용할수도 있으며 다수의 RAM, ROM을 이용하여 논리회로의 합성도 가능하다.(2) 멀티플렉서를 이용한 논리회로 : XOR를 멀티플렉서로 구성하는 경우는 위의 식에서 S=0 ... #`````````````````````````````````````````````````````````````=` {bar{A}} B+A {bar{B}} (3) 함수 발생(Function generation) : 논리회로에서 세 개의 입력변수가 주어지면 8개의 논리함수를 만들 수 있

리포트 | 6페이지 | 1,500원 | 등록일 2020.10.01

다운로드 장바구니
실습 10. 7-segment_Decoder 회로 설계

:, 실험날짜: 보고서 제출날짜:)요약: 7-segment/Decoder 회로 설계를 통해 7-segment와 Decoder의 동작원리를 이해할 수 있었다. 또, 7-segment ... 실험의 목적은 7-segment의 type을 구분하고, Decoder를 이용한 구동회로를 설계함으로써 그 동작을 이해하는 것이 목적이다. 먼저 Decoder에 4비트 입력이 주어졌 ... 을 때 적절한 조합논리회로를 거쳐 출력값들을 제공한다. 또, 이들은 7-segment의 입력단자에 입력값으로 이용되어 LED를 통해 10진수 숫자를 표현하게 된다. 7-segment

리포트 | 6페이지 | 1,000원 | 등록일 2023.10.17

다운로드 장바구니
Verilog 언어를 이용한 Sequential Logic 설계 예비레포트

Suite 2014.44. 관련이론1) FPGAFPGA(Field-Programmable Gate Array)는 설계 가능 논리 소자와 프로그래밍이 가능한 내부 회로가 포함된 반도체 소자 ... Verilog 언어를 이용한 Sequential Logic 설계예비레포트1. 실험 제목1) Verilog 언어를 이용한 Sequential Logic 설계2. 실험 목표1 ... 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.3. 실험 장비 및 부품- Digilent Nexys4 FPGA Board- Vivado Design

리포트 | 8페이지 | 1,000원 | 등록일 2022.11.06

다운로드 장바구니

이전10개 56 57 58 59 606162 63 64 65 다음10개

파워링크

신청하기