[아날로그 및 디지털 회로 설계실습] 예비보고서7

목차

1. 목적
2. 실습 준비물
3. 설계실습 계획서

본문내용

(B) AND게이트와 OR게이트 각각의 입출력 시간 딜레이를 측정할 수 있는 방법에 대해 조사하고, 딜레이를 가장 정확하게 측정할 수 있는 방법의 실험 방법을 설계한다.

논리회로 gate에는 “전파 지연 시간(Propagation delay)”가 존재한다. 이는 논리회로가 입력신호를 받고 출력 결과를 나타낼 때까지의 걸리는 시간이다.
- tPHL(propagation delay time from low to high) : 입력이 변환 직후, 출력이 low에서 high로 변할 때까지 시간
- tPLH(propagation delay time from high to low) : 입력이 변환 직후, 출력이 high에서 low로 변할 때까지 시간

이 delay를 가장 정확하게 측정하기 위해서, tPHL과 tPLH의 평균값을 구하면 전파지연시간이 나타난다.

참고 자료

없음