"논리회로설계실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

FPGA 게임 논리회로 verilog vhdl 실험12 멀티플렉서 두더지 잡기 디코더와 인코더 비동기 카운터 plc 자소서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로설계실험" 검색결과 1,181-1,200 / 2,279건

디지털로직실험 디멀티플렉서 레포트

디지털로직 실험-실험 디멀티플렉서를 이용한 조합 논리-실험목표디멀티플렉서를 이용한 다중 출력 조합 논리 회로의 설계오실로스코프를 이용하여 카운터-디코더 회로의 타이밍 다이어그램 ... 출력 논리도 액티브-LOW(0)이어야 한다. 이 점을 제외하고 동작은 동일하다.실험순서교통 신호 디코더이번 실험에서의 회로는 ‘이론 요약’에서 설명한 바와 같이 교통 신호 제어 ... 은 다른 출력 함수를 나타낸다. 액티브-LOW 디코더 출력의 OR 게이트는 NAND 게이트로 대체된다.이 실험에서의 문제는 교통 신호 제어기에 대한 출력 논리이다. 다음은 문제

리포트 | 10페이지 | 3,000원 | 등록일 2015.06.03

다운로드 장바구니
디지털실험 설계1 예비 7447소자의 등가회로 설계

디지털 실험 예비보고서설계 1. 7447소자의 등가회로 설계실험 목적1.디코더와 PLA, ROM 에 대해 이해하고 목적에 맞는 회로를 구성한다.2.SN7447(BCD to 7 ... 는 오직 단 한가지 기능만을 위한 회로이다. 원하는 논리함수를 위한 최소한의 게이트를 설계한다.N개의 입력이 AND Array로 입력되서 필요한 항을 만들고 그 항들이 OR Array ... 한다.**중요한 점** AND-OR의 2단 게이트는 NAND-NAND2단으로 치환 가능하다. 회로 설계시 NAND나 NOR게이트가 좋다고 배웠던 것을 잊지 말자.실험 준비물NOT gate 3

리포트 | 7페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
디지털실험 5 예비 실험 5. Multiplexer 가산 감산

하는 논리를 구현할 수 있다. 이것은 디코더를 이용했던 이전 실험과는 또 다른 느낌이다.함수발생(Function generation)논리회로에서는 3개의 입력변수가 주어지면 8개의 논리 ... Only Memory)을 이용하여 논리회로의 합성도 가능하다.먹스를 이용한 논리회로Y=AB의 논리식을 위의 회로로 구성한다고 할 때, D0,D3=0, D1,D3=1을 주면 원 ... 는 모두 0이다.3. Decoder와 Demultiplexer회로를 비교, 설명하라.디코더디멀티플렉서디코더는 다중 입력을 다중 출력으로 변환하는 논리회로이고, 디멀티플렉서는 하나의 입력

리포트 | 7페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
인코더 및 인코더

- 해독기 혹은 복호기 라고도 부름- L0 = A'B'- L1 = A'B- L2 = AB'- L3 = AB3. 가상실험 (시뮬레이션)? 회로구성도회로 종류회로도4 x 2 ... -SegmentDecoder회로 종류회로도74LS4274LS47? 가상실험 결과▶ 4 x 2 Encoder▶ 8 x 3 Encoder▶ 2x4 Decoder (1)▶ 2x4 Decoder (2)2x4 ... 5. 인코더 및 인코더1. 실험 목적▶ Encoder 에 대한 특성이해▶ Decoder 에 대한 특성이해▶ Encoder 에 대한 동작원리 이해▶ Decoder 에 대한 동작원리

리포트 | 16페이지 | 1,500원 | 등록일 2013.10.15

다운로드 장바구니
디지털 회로 연산 예비보고서

4. 디지털 연산 회로1. 실험 목적▶ 반가산기에 대한 동작원리 이해▶ 반감산기에 대한 동작원리 이해▶ 전가산기에 대한 동작원리 이해▶ 전감산기에 대한 동작원리 이해▶ 반가 ... 실험 (시뮬레이션)? 가상실험 결과ABAB00011011▶ 반가산기 회로도▶ NAND Gate를 이용한 반가산기 회로도ABAB00011011▶ 반감산기ABAB00011011▶ 전 ... adder and subtracter 의 회로도▶ 실험회로 1▶ 실험회로 2? 검토 및 문제점 분석이번실험은 반가산기회로와 NAND 게이트를 이용한 반가산기 회로, 반감산기회로, 전가산기

리포트 | 12페이지 | 1,000원 | 등록일 2013.10.15

다운로드 장바구니
순서논리회로 1 플립플롭 결과보고서

하는 결과 를 이끌어 내었습니다.이번 실험은 이론상으로만 알고있던 플립플롭 회로가 실제로 왜 필요해야 하는지 등의 이유를 알게 되었습니다.또한 이번 회로를 설계하며 느낀 점은, 각 ... ■이번 실험에서는 지난 실험시간에 숙지하였던 기본적인 6가지의 논리게이트 (NOT gate, AND gate, OR gate, NAND gate, NOR gate, XOR ... gate)에 를 자유롭게 이용하여 일명 '플립플롭' 이라는 게이트를 제작해 봅니다.플립플롭이란 두 개의 안정상태 중 어느 쪽이든지 한쪽을 보존하는 논리회로의 일종이며, 두 개의 상태

리포트 | 2페이지 | 1,500원 | 등록일 2014.11.28

다운로드 장바구니
디지털 논리회로의 조합 및 응용 예비보고서

3장 . 디지털 논리회로의 조합 및 응용1. 실험 목적▶ X-OR gate에 대한 동작원리 이해▶ X-NOR gate에 대한 동작원리 이해▶ X-OR 및 X-NOR gate ... )? 회로구성도? 가상실험 결과A=0, B=0▶ 3.2.1 Exclusive OR gate circuitA=1, B=0A=0, B=1A=1, B=1▶ 3.2.2 NAND gate ... 는 방법과 이 회로를 이용하여 다른 응용회로를 만드는 실험이다. 자료에 있는 이론과 시뮬레이션 결과는 모두 같았으며, 몇 개의 실험은 하나씩 모두 만들기 힘들어 펄스파형을 사용하여 한번에 모든신호를 나타내었다.

리포트 | 10페이지 | 1,000원 | 등록일 2013.10.15

다운로드 장바구니
멀티플렉서 및 디멀티플렉서

와 DEMUX 에 의 해 가능함- MUX 와 DEMUX 에 의해 장치들의 간략화 가능3. 가상실험 (시뮬레이션)? 회로구성도회로 종류회로 사진2-InputMultiplexer4-Input ... Multiplexer회로 종류회로 사진Demultiplexer74LS15374LS155? 가상실험 결과회로 종류회로 사진2-InputMultiplexerS = 0S = 14 ... LS15374LS155? 검토 및 문제점 분석이번 실험에서는 멀티플렉서와 디멀티플렉서의 기능에 대해서 알아보고 IC를 이용한 회로를 시뮬레이션 돌려 보았다.멀티플렉서는 여러개의 입력

리포트 | 7페이지 | 1,000원 | 등록일 2013.10.15

다운로드 장바구니
2016년 하반기 S-OIL 합격 자기소개서(전기전자)

중, 전자회로 과목을 통해 Pspice를 통한 기초 회로 설계의 기반을 다졌고 네트워크 실험을 통해 회로 설계에 필요한 각 프로그램(JAVA, 리눅스)을 배우며, 좀 더 나은 공정 ... 코드 책을 공부하고 수차례 시뮬레이션 한 결과, 어려운 프로젝트를 완벽하게 구현했습니다.둘째, 기술직 업무로서 기기 설비에 필요한 회로 설계의 지식을 탄탄히 다졌습니다. 학부 과정 ... 시장의 1위로 만들겠습니다.첫째, 사소한 것을 놓치지 않는 세심한 사람입니다. 공정은 작은 오차가 존재하면 엄청난 손해를 미치는 과정으로 꼼꼼함이 동반 되어야합니다. 디지털 논리

자기소개서 | 2페이지 | 3,000원 | 등록일 2016.12.06

다운로드 장바구니
디지털실험및설계 예비6(복호기 및 부호기)

디지털 논리실험 및 설계#6 복호기 및 부호기 (예비)담당교수님 : 교수님제출일자 : 2015. 04. 27조 :학번 :이름 :1. 실험 이론(1) 복호기(Decoder)디코더 ... 다. 그리고 회로도는 이 논리식에 따라 논리게이트를 활용하여 만든다. 그림3)는 binary-to-BCD 부호기 회로이다. 그림3.1)는 진리표이다. 그림3.2)는 B의 카르노맵이 ... 으로 나머지 핀에 대해서도 논리 식을 찾아서 논리회로를 구현한 것이 BCD-to-7 segment 복호기이다. 그림4)는 BCD-to-7 segment 회로이다. 그림4.1)은 7

리포트 | 10페이지 | 1,500원 | 등록일 2015.12.05

다운로드 장바구니
반가산기 & 전가산기 결과보고서

과 목 : 논리회로설계실험과 제 명 : 기본 게이트 설계담당교수 :담당조교 :학 과 : 전자전기공학과학 년 : 3학 번 :이 름 :제 출 일 : 2014. 4. 3논리회로설계 ... 를 설계한다. 또한 구조적 모델링 기법과 Schematic design 기법을 활용하여 설계한다.2. 실험 결과실험 1. 반가산기(1) 동작적 모델링 / 자료흐름적 모델링1) 소스 ... 하여 실제 논리회로 모델링을 한 것을 VHDL 언어로 구현하였는데, 시뮬레이션 결과 동작적 및 자료 흐름적 모델링의 결과와 같은 결과가 나타났다. (첨부된 wave form 결과

리포트 | 9페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
[컴퓨터공학기초설계및실험1 예비레포트] 보수를 이용한 감산과 병렬 가감산기

가감산기)목적보수에 대해 이해하고, 보수를 이용한 감산을 안다. 이를 이용한 2진 병렬 가감산기와 BCD 병렬 가산기의 회로를 설계하여 실험한다. 실험한 회로의 동작이 올바른지 ... 컴퓨터 공학 기초 설계 및 실험1예비보고서실험제목:보수를 이용한 감산과 병렬 가감산기 (예비)실험일자:제출일자:예비보고서제목 및 목적제목보수를 이용한 감산과 병렬 가감산기(2진 ... 확인하는 데 목적을 둔다.원리(배경지식)컴퓨터 시스템의 논리회로 기능을 살펴보면 대수적인 뺄셈이 불가능하므로 보수를 이용한 덧셈 방법에 의하여 뺼셈을 수행하는 방법이 사용되고 있

리포트 | 3페이지 | 1,000원 | 등록일 2015.03.16

다운로드 장바구니
디지털로직실험/최신 디지털 공학 실험7 부울법칙과 드모르간의 정리

실험 7부울 법칙과 드모르간의 정리실험목표▣부울대수(Boolean algebra)의 여러 법칙들에 대한 실험적 증명.▣부울법칙 10과 11을 증명하기 위한 회로 설계.▣실험 ... 실험에서 구성되는 회로는 CMOS 논리를 사용한다. COMS IC가 손상되지 않도록 정전기가 일어나지 않게 주의해야 한다.실험 순서1. 그림 7-1의 회로를 구성하여라. 이번 실험 ... 하여라.4. 실험 순서 3에서의 회로를 그림 7-4의 회로로 바꾸어라. 표 7-2의 마지막 줄을 완성하여라.5. 법칙 10을 보여주는 회로를 설계하여라. 펄스 발생기는 입력 A를 표한하기

리포트 | 14페이지 | 1,000원 | 등록일 2014.06.29

다운로드 장바구니
디지털실험 5 결과 실험 5. Multiplexer 가산 감산

의 제어입력을 받아 개의 출력을 낸다. 이번 실험처럼 같은 입력에 따라 두 개의 다른 출력이 필요한 논리에서 쓰기 좋은 것 같다.실험 4. SN74151을 2개 이용하여 전가산기 설계 ... 를 이용해 전감산기와 전가산기를 구성하는 실험이었다. 먹스의 특성인 데이터 선택기능을 이용해 가산기를 설계하는 것은. 소자 특성만 잘 이해한다면 논리 게이트를 이용한 것보다 더 ... 디지털 실험 결과보고서실험 5. Multiplexer 가산 감산실험 결과1.와 같이 회로를 연결하고 진리표를 작성하라.실험의 회로이다. 제일 왼쪽이 NOT게이트고 가운데의 2개

리포트 | 5페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제08주-Lab07_Post

Counter, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... Post-lab Report전자전기컴퓨터설계실험Ⅱ8주차. Sequential Logic Design, FSM and Clocked Counter실험 날짜2016. 10. 31학번

리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
디지털회로실험 전자주사위 텀프로젝트 (회로도 및 설명, 사진 첨부)

10조 디지털회로실험 및 설계 Team project 보고서제목LED를 이용한 전자주사위 (10조)학과전자공학과학번2000000성명홍길동제출일1. 프로젝트 개요이번 실험 프로젝트 ... 로 구현하기로 한다. 기본적인 주사위는 LED 7개를 이용하여 표현이 가능하다.2. 작품 설계 동기 및 목표LED로 표현된 주사위는 현재 디지털공학 수업 시간과 기초전자 회로실험 시간 ... 에 다루고 있는 논리 회로에 대한 내용으로 적합하게 구성되어 있다. 디지털 회로를 구성하는 기본 소자 IC소자, 그리고 LED등을 이용하여 회로가 구성되어 있을 뿐 아니라, IC칩

리포트 | 8페이지 | 2,000원 | 등록일 2015.01.27

다운로드 장바구니
경북대학교 전자공학실험1 올A+ 결과보고서 7장

디코더는 2^n 개의 모든 minterm 출력을 내는 AND array 로 보면 n 개의 입력변수를 갖는 조합논리회로 설계에 유용할 수 있다. 3x8 디코더를 이용하여 전가산기를 구현하라. ... 는 모양에 따라 디코더를 설계할 수 있도록 한다.- 멀티플렉서의 동작과 기능을 익히고 여러 소스의 데이터를 한 개의 bus를 통해 전송하는 방법을 이해한다.2 .실험내용실험 1 ... .※ EN=HIGH 일 때는 프로브 리플 전압만 나타났다. (동작을 확인하지 못함)실험 3 - Serial communiacation①회로를 구성한 뒤 , 다음 값을 인가

리포트 | 6페이지 | 3,000원 | 등록일 2015.11.03 | 수정일 2022.03.28

다운로드 장바구니
반가산기 & 전가산기 예비보고서

과 목 : 논리회로설계실험과 제 명 : 반가산기 & 전가산기담당교수 :담당조교 :학 과 : 전자전기공학과학 년 : 3학 번 :이 름 :제 출 일 : 2014. 3. 27논리회로 ... 설계 실험 예비보고서 #2실험 2. 반가산기 & 전가산기1. 실험 목표AND, NOT, NAND, OR, XOR, NOR 게이트의 기호와 기본적인 동작 특성을 이해고, 실험을 통해 ... )는 이진수의 한 자리수 2개를 이용하여 합과 자리올림수를 연산한다. AND, OR, NOT의 세 가지 종류의 논리회로만으로 구성할 수 있다.(2) 전가산기전가산기(full adder

리포트 | 6페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
디지털실험및설계 예비5(카운터2)

디지털 논리실험 및 설계#4 카운터 2 (예비)담당교수님 : 교수님제출일자 : 2015. 04. 20조 :학번 :이름 :1. 실험 이론(1) 리플 캐리 카운터리플 캐리 카운터 ... 회로는 앞단 플립플롭의 입력과 출력을 AND게이트로 모아서 다음 플립플롭의 J와 K 입력으로 넣어주도록 되어있다. 동기식 카운터 회로에 비해 AND 게이트가 덜 복잡해졌고 병렬연결 ... 이 아닌 직렬연결로 되어 있다. 회로를 살펴보면 비동기식 카운터보다 복잡해졌지만 동기식 카운터보다는 간단하고, 또 전송 지연이 동기식 카운터보다는 길어지지만 비동기식 카운터

리포트 | 7페이지 | 1,500원 | 등록일 2015.12.05

다운로드 장바구니
순서논리회로 2 시프트 레지스터 결과보고서

■실험의 의의-이번 실험은 순서논리회로의 두 번째 시프트 레지스터 라는 실험이었습니다.목적과 이론을 예비보고때 파악함으로써, 추상적이었던 목적과 이론을 직접적인 실험을 통하 ... 는 점이 없었는데, 그 이유는 회로 설계 혹은IC칩 내부 고장 등등의 이유로 잘못되어진 부분은 다시 반복실험하여 찾을수 있고, 무언가를 측정하는것에 초점을맞춘 실험이 아니다 보 ... 니깐 이론값과 맞아 떨어져야 정상이라는 실험 이기 때문이었던 것 같습니다.물론 전압을 멀티메터로 측정하였다면 정확한 값이 나오지 않았지만 이 실험의 의의인 논리게이트 상의 실험등등

리포트 | 2페이지 | 1,500원 | 등록일 2014.11.28

다운로드 장바구니

이전10개 55 56 57 58 596061 62 63 64 다음10개

파워링크

신청하기