"논리회로설계실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

FPGA 게임 논리회로 verilog vhdl 실험12 멀티플렉서 두더지 잡기 디코더와 인코더 비동기 카운터 plc 자소서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로설계실험" 검색결과 1,081-1,100 / 2,278건

플립플롭 실험 예비보고서

실험 예비보고서- 플립플롭(Flip-Flop) -1. 실험 이론플립플롭이란?플립플롭이란 1비트를 기억하는 논리소자이다. 특정 상태를 유지해준다. 두 개의 안정상태(0,1)중 하나 ... 는 보존해준다. 컴퓨터의 주기억장치나 CPU 캐시, 레지스터를 구성하는 기본 회로중 하나이다. 간단히 요약하자면 우리가 흔히 쓰는 메모리를 구성하는 기본 회로이다.(1) RS 플립 ... 았지만 JK 플립플롭에서는 허용한 회로이다. J=S, K=R 이라고 보면 된다. JK플립플롭은 입력이 J와 Q 그리고 클럭의 3가지가 NAND 게이트에 입력된다.

리포트 | 4페이지 | 1,000원 | 등록일 2015.04.24

다운로드 장바구니
2017 경북대학교 전기전자실험 PLC제어 A+보고서

시킨다화. ladder diagram 은 잘 이해 된 회로 설계 개념을 기반 으로 뛰어난 그래픽 표현을 가진다.2. 우수한 디버깅 tool. ladder diagram에서 사용할 수 ... 적으로 논리 처리하고 그 출력 결과를 이용해 연결된 외부장치를 제어한다. Sequential control에 사용되는 대표적 장치이다.PLC는 Process 또는 Equipment ... 의 제어를 위한 논리연산, Sequence제어, 지연, 계산 및 산술연산 등의 제어동작을 시키기 위해, 제어순서를 일련의 명령어 형식으로 기억하는 메모리를 갖고, 이 메모리의 내용

리포트 | 10페이지 | 1,500원 | 등록일 2017.12.30

다운로드 장바구니
4비트 전가산기 감산기 설계

1 장 . 설계 ( 실험 ) 배경 및 목표 VHDL 을 이용한 4bit 전가산기 설계 - 설계방법 : Behavioral Modeling - 시뮬레이션 방법 : Test ... Waveform 이용2 장 . 관련 기술 및 이론 전가산기 (FULL ADDER) - 1 비트의 2 진수를 3 개 더하는 논리회로 - 3 개의 입력과 출력으로 구성 ( 입력 : x, y, c ... 는 컴포넌트 선언의 포트에 나열되어 있는 신호의 순서와 같아야 한다 .3 장 . 설계 ( 실험 ) 내용 및 방법 4 bit 전가산기 입력과 출력은 bit_vector 또는 std

리포트 | 22페이지 | 2,000원 | 등록일 2010.09.09

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)5주차예비

어레이나 디지털 신호 처리기 등등을 시뮬레이션 가능하게 한 프로그램이다.나. HBE-ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 ... 어 다양한 회로를 실험할 수 있다. 또한 FPGA 디바이스를 모듈화 하여 xilinx의 모듈이 장착 가능하고 디바이스로 호환하여 사용할 수 있다. 설계과정에서 사용하는 클럭의 입력 ... 1개와 3개의 OR gate , inverter를 이용하여 회로를 구현할 수 있다.다. 멀티플렉서여러 개의 데이터를 입력 받을 때 그 중 하나를 선택하여 출력하는 논리 회로

리포트 | 13페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
서울시립대학교 전자전기컴퓨터설계실험2 제11주 Lab10 Post

함을 확인하였고, Count up과, Calibration Clock 또한 정상 동작함을 확인하였다.ReferenceDatasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... Post-lab Report전자전기컴퓨터설계실험Ⅱ11주차. Project, Digital Watch Counter.실험 날짜2016. 11.21학번이름Professor조교 ... 다.DiscussionDigital WatchPre-Lab의 source code로 실험한 결과, 분주한 clock을 다른 module 혹은 always 구문에서 사용할 경우

리포트 | 6페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
Xilinx-ISE 응용 레포트 (7-segment)

하여 7-segment를 구현했었기 때문에, ise를 사용해서 구현해보는 것도 나쁘지 않을 것 같아 선택하게 되었다. 그리고 디지털 논리회로 실험 과목도 7-segment를 응용 ... 디지털논리회로Xilinx-ISE 레포트주제 : Seven-segment분반: 2분반 화수목8Report주제로 7-segment를 선택한 이유는 저번에 multisim을 이용 ... 기 때문에 집적회로 설계자에 의해 디코더라는 이름이 붙여졌지만,실제로는 4비트 십진수를 7비트 코드로 변환하는 코드 변환기라고 볼 수 있다.각 세그먼트가 빛을 내느냐 내지 않느냐, 2

리포트 | 9페이지 | 1,000원 | 등록일 2017.06.28 | 수정일 2018.04.21

다운로드 장바구니
Lab#03 Verilog HDL

this labVerilog HDL 문법에 대해 익히고, 이를 이용하여 논리게이트를 설계한다.나. Essential Backgrounds1) Verilog HDL ... introduction가) HDL기반 설계의 장점(1) 설계오류 수정시간 및 회로변경 시간 단축에 따른 설계시간의 단축(2) 최적화, 상위수준 설계를 통한 설계의 질 향상(3) 특정 설계기술이나 공정 ... 다. Precaution63. Supposed Data74. Result of the lab8가. 실험18나. 실험211다. 실험314다. 실험4165. Disscussion17

리포트 | 20페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
논리회로설계실습-비교기-MUX-ALU-결과보고서

논리회로설계 실험 결과보고서 #5실험 5. 조합회로 설계 - 비교기, MUX, ALU1. 실험 목표4비트 크기의 이진수 A, B와 2비트 크기의 선택 신호 S를 입력으로 받아 5 ... 설계한 ALU가 정상적으로 동작하는지 시뮬레이션을 통하여 확인한다.2. 실험 결과 4가지 연산을 수행하는 산술논리연산장치(ALU)를 함수, 프로시저를 이용하여 작성하시오.(1 ... 비트 이진수 Y를 출력하는 산술논리연산장치(ALU)의 동작을 이해하고 설계한다. 소스 코드 작성 시, 함수와 프로시저를 포함한 패키지를 사용하여 작성한다. 테스트 벤치 작성을 통해

리포트 | 8페이지 | 1,500원 | 등록일 2018.01.10

다운로드 장바구니
경희대학교 논리회로 레포트

논리회로(정 연 모 교수님) / 제출일 : 2012. 09. 13.Homework #0 /=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-= ... ) 디지털.3) 논리회로.4) HDL의 정의, 종류.5) CAD Tools.6) IP.7) FPGA.8) SoC.9) 시뮬레이션.-------------------------------- ... 다는 특징이 있다.3) 논리회로 : 논리곱(AND), 논리합(OR), 부정(NOT)의 기본적 논리소자를 연결하여 수치를 나타내는 신호를 처리하는 회로이다. 전자계산기의 연산장치 등

리포트 | 3페이지 | 2,000원 | 등록일 2016.04.17

다운로드 장바구니
2-port Nand,Xor, 3-port AND gate의 설계

논리회로 설계와 응용, 백주기, 장홍주 공저, 2006년, 성안당 ② 디지털 시스템 설계를 위한 VHDL의 기본과 활용, 류장렬 외 6인 공저, 2005년, 광문각)3. 설계 내용 ... 만을 조합하여 모든 논리회로를 구현할 수 있기 때문에 만능 게이트(범용 게이트)라고 한다.입력(input)출력(output)ABY************* port NAND Gate ... AND의 논리값을 코드를 짜고 시뮬레이션 해 봄으로써 확인할 수 있었다. 지난 주에 실험했던 것과 연관되는 것이 많아서 크게 어려운 점은 없었다. 오늘 실험을 통하여 표현방법

리포트 | 25페이지 | 1,000원 | 등록일 2010.06.24

다운로드 장바구니
논리회로실험 2014 FSM

ounter를 VHDL로 설계한다.2. Background1) Finite State machine일정한 천이 가능한 상태 내에서만 동작하는 순차 논리 회로로서 FSM의 출력과 다음 상태 ... 번에 2비트 이상 변화하게 하는 것보다도 더 신뢰성 있게 동작한다. Binary와 Gray code는 [ 그림 2 ]처럼 카운트된다. 우리가 설계할 Binary/Gray c

리포트 | 9페이지 | 1,000원 | 등록일 2014.11.05

다운로드 장바구니
반가산기와전가산기 - 예비

기초회로실험- 예비보고서 -- 8조 -정보통신공학부실험목적(1) 반가산기와 전가산기의 원리를 이해한다.(2) 가산기를 이용한 논리회로의 구성능력을 키운다.이론(1) 2진 연산 ... 논리회로이며 반가산기의 논리식과 진리표는 다음과 같다.S = A B + A B = A BABS(sum)C(carry)*************101C = A B(3) 전가산기(Full ... (Binary Artimetic)- 2진수 체계는 모든 디지털 시스템의 기초이다. 그러므로 디지털 회로에서는 모든 연산동작이 2진수를 사용하도록 구성되어 있다. 두 개의 2진

리포트 | 4페이지 | 1,000원 | 등록일 2015.10.18

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)3주차결과

-ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 장치로 회로에서 많이 사용되는 Switch, LED와 같은 주변 장치를 위주로 구성 ... 가 있다.나. Verilog HDLVerilog는 HDL 중 하나로 전자 회로 및 시스템에서 쓰이며 회로 설계 및 검증, 구현 등의 용도로 사용된다. Verilog 코딩 시 영어 ... 하여 장비의 크기를 간단하게 만든 모델이다. 가장 큰 특징으로는 Breadboard를 가지고 있어 다양한 회로를 실험할 수 있다. 또한 FPGA 디바이스를 모듈화 하여 xilinx

리포트 | 19페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
아주대 논리회로 실험 예비3 가산기 감산기 adder subtractor

을 이수하는데 최선을 다할 것을 서약합니다.학 부: 전자공학부제출일: 2015/03/27과목명: 논리회로실험교수명: 이정원분 반: 5조학 번:성 명:실험 3. 가산기 & 감산기실험목적 ... . 윤리의식과 문화적 소양을 갖춘 정보통신인전자공학 프로그램 교육목표1. 공학 기초지식과 전문지식을 활용하여 전자공학의 시스템, 부품, 공정, 방법을 분석하고 설계하는 능력 ... Logic gate 를 이용해서 가산기(adder) 와 감산기 (substractor)를 구성한다.디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조및 동작원리를 이해한다.실험

리포트 | 8페이지 | 1,000원 | 등록일 2016.12.24

다운로드 장바구니
[대충] 예비 VHDL을 이용한 순차회로 구현

를 VHDL로 설계한다.2. 실험 이론가. 순차논리회로순차회로는 현재의 입력뿐만 아니라 회로 내부에 기억된 이전 상태의 값에 따라 현재의 출력 값이 결정되는 회로이다.①동기식 순차 ... 논리회로동기식 순차논리회로란 회로에 클럭 펄스가 들어오는 시점을 기준으로 회로의 입력 신호로 부터 회로의 동작을 정의할 수 있는 시스템이다.②비동기식 순차논리회로비동기식 순차논리회로 ... 디지털공학실험(예비보고서)실험 : VHDL을 이용한 순차회로구현1. 실험 목적기본적인 소자인 래치와 플립플롭의 VHDL 구현에 대하여 이해하고, 래치와 플립플롭을 이용한 카운터

리포트 | 4페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니
디지털 로직 실험 논리회로 간소화

실험 8 논리회로 간소화1. 실험 목표□ BCD 무효코드 검출기에 대한 진리표 작성.□ 카르노 맵(Karnaugh map)을 이용한 표현식의 간소화.□ 간소화된 표현식을 구현 ... 하는 회로 구성 밑 테스트.□ 회로 내의 ‘결함’에 대한 영향 예측2. 사용 부품7400 NAND게이트LED저항:330Ω 1개, 1.0㏀ 4개4조 DIP스위치 1개2-2. 실험 순서 ... 을 맞게 적었다면, 표현식에 두 개의 곱항이 존재하고 문자 D는 두 개 항 모두에서 볼 수 있을 것이다. 이 표현식을 논리 회로로 바로 구현할 수 있다. 각 항을 D로 인수분해

리포트 | 6페이지 | 1,000원 | 등록일 2015.07.20

다운로드 장바구니
논리회로실험 2014 Flip Flop

게 작동되는 shift register를 설계한다.shift register 논리회로는 비동기 reset을 갖는다. 이 회로의 모든 input 가운데 가장 큰 우선순위를 갖는 것 ... RHH10H↑Logical LHH11L↑Arithmetic RHH11H↑Arithmetic L우리가 설계할 shift register는 3가지의 shift를 선택할 수 있는 회로 ... 1. Purpose1) Flip-Flop와 Shift Register의 작동 원리를 이해한다.2) Flip-Flop을 이용하여 Shift Register를 설계한다.3) 내부

리포트 | 10페이지 | 1,000원 | 등록일 2014.11.05

다운로드 장바구니
(예) 18. 비동기카운터

디지털 논리 회로 실험예비 레포트실험18 비동기 카운터실험18. 비동기 카운터실험의 목적업/다운 비동기 카운터 설계 및 분석카운터의 모듈러스 변경IC카운터의 사용과 카운트 시퀀스 ... 들 사이의 시간 관계를결정하는 것이 필요하다. 실험실에 논리 분석기가 있다면 카운터로부터 데이터를 획득하기 위해 이 장비를 사용할 수 있다. 기본적인 논리 분석기는 다중 채널 ... 바란다.실험 순서2비트 비동기 카운터주의: 이 실험에서 LED표시기는 회로의 출력 표시 부분을 구성하도록 인버터로 동작하는NAND게이트를 통하여 연결된다. 반드시 이렇게 할 필요는 없

리포트 | 6페이지 | 1,000원 | 등록일 2015.12.11

다운로드 장바구니
논리설계 및 실험 전자시계 결과보고서

002분반(화요일)논리회로 설계 및 실험23조 Term Project 결과 보고서(전자 시계)Dept. of Computer Science & Engineering/Pusan ... Project 작동 법 사용한 회로 등을 설명해둔 문서이다.목표FPGA BOARD와 FLOWRIAN을 이용한 논리 회로(디지털 시스템) 설계FLIP-FLOP과 REGISTER등 ... 는 A버튼에 의해 순차적으로 변경이 되며 이때, Bit-Shifter를 사용 하였다.A버튼의 입력을 Bit-Shifter회로의 Clock으로 주어 버튼이 입력 될 때 마다 상태

리포트 | 9페이지 | 2,000원 | 등록일 2016.11.28

다운로드 장바구니
[대충] 예비 진리표

디지털공학실험(예비보고서)실험 : 진리표1. 실험 목적부울대수의 기본 논리 연산과 정리를 이해한다. 논리회로를 이용하여 논리식을 표현하고, 회로를 간략화하는 방법을 공부한다. 드 ... ^)B=A+B③드모르강의 정리●정리1 : (A+B+C+...)^=A^·B^·C^·...●정리2 : (A·B·C·...)^=A^+B^+C^+...④조합논리회로 설계조합논리회로는 입력 ... 의 조합에 의해서만 출력이 결정되는 회로이다. 조합논리회로를 설계하기 위해서는 우선 설계하려는 회로의 기능을 입력출력관계에 대한 논리식으로 표현하여야 한다. 이 때 모든 경우의 입력

리포트 | 3페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니

이전10개 50 51 52 53 545556 57 58 59 다음10개

파워링크

신청하기