"DIGITAL회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

아날로그 전기회로설계실습 디지털논리회로 디지털 전기회로 디지털회로실험 디지털시계회로 텀 프로젝트

판매자 표지는 다운로드시 포함되지 않습니다.

"DIGITAL회로" 검색결과 1,061-1,080 / 15,847건

기초 회로 실험 보고서 7장(예비)-디지털게이트의전기적특성

5. 예비보고서실험일시실험조(09조)공동 실험자공동 실험자학번성명학번성명학번성명그림7-9. 논리 회로1) 그림7-9와 같이 논리 회로를 구성하였다. 소자 A와 B의 VOH

Non-Ai HUMAN
| 리포트 | 1페이지 | 2,000원 | 등록일 2016.12.06

다운로드 장바구니
기초 회로 실험 보고서 7장(결과)-디지털게이트의전기적특성

6. 결과 보고서※각 항목에 반드시 검토 및 토의 내용을 작성하여 제출할 것.실험일시실 험 조 (09조)공동 실험자공동 실험자학번성명학번성명학번성명1) VIL, VIH, VOL, VOH 각각의 값VOL = 0.453 VVOH = 4.284 VVIL = 0.970 VVI..

Non-Ai HUMAN
| 리포트 | 2페이지 | 2,000원 | 등록일 2016.12.06

다운로드 장바구니
디지털 논리회로의 조합 및 응용 예비보고서

3장 . 디지털 논리회로의 조합 및 응용1. 실험 목적▶ X-OR gate에 대한 동작원리 이해▶ X-NOR gate에 대한 동작원리 이해▶ X-OR 및 X-NOR gate ... )? 회로구성도? 가상실험 결과A=0, B=0▶ 3.2.1 Exclusive OR gate circuitA=1, B=0A=0, B=1A=1, B=1▶ 3.2.2 NAND gate ... X-OR를 이용한 2진 비교기 회로A=0, B=0A=0, B=1A=1, B=0A=1, B=1▶ 3.6.2 X-OR를 이용한 Gray Code 변환기 회로펄스파형으로 나타낸 그레

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2013.10.15

다운로드 장바구니
16bit 가산기 / 16bit adder / Verilog code / 베릴로그코드 설명 결과보고서 포함 / ASIC 설계 / 논리회로 / 디지털 설계

1. 설계방법 설계한 16-bit adder는 add16을 root module로 하고, 4개의 sub-module인 add4로 구성되어 있다. 각 add4 module은 2개의 sub-module인 add2로 구성되어 있고, 각 add2는 2개의 sub-module인..

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,000원 | 등록일 2020.10.17

다운로드 장바구니
[디지털회로실험]가산기

예비보고서실 험 주 제 :실험2.가산기과 목 :디지털회로실험학 번 :분 반 :이 름 :1.실험 제목: 가산기2.관련 이론가산기란?이진수의 덧셈을 하는 논리 회로이며 디지털 회로 ... , 조합 회로의 하나이다. 전자계산기가 발명된 당시에는 진공관에 의해서 구성되었고 현재는 집적 회로로 설계되어서 다양한 기능을 가지는 것이다.입력신호 전압의 덧셈을 출력하는 디지털 ... 회로를 가산 회로라고도 부른다.반가산기(half adder)?반가산기는는 이진수의 한자리수를 연산하고, 자리올림수는 자리올림수 출력 (영어: carry out)에 의하여 출력

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2008.09.20

다운로드 장바구니
[디지털회로실험]멀티플렉서

예비보고서실 험 주 제 :다중화기 및 역 다중화기과 목 :디지털회로실험학 번 :분 반 :이 름 :1.실험 제목: 다중화기(multiplexer) 및 역다중화기 ... 함수의 구현멀티플렉서의 논리도표를 조사해 보면, 원래 회로내의 OR게이트를 포함하는 디코더임을 알 수 있다. 함수의 최소항은 선택입력에 연결된 회로를 통하여 멀티플렉서에서 생성 ... 10 11 1디멀티플렉서(demultiplexer)디멀티플렉서(demultiplexer)는 멀티플렉서의 반대되는 기능(즉, 입력과 출력이 바뀐 기능)을 수행하는 회로로, 하나의 입력

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2008.09.20

다운로드 장바구니
[아날로그및디지털회로설계실습A+] Switching Mode Power Supply(SMPS) 결과 레포트 입니다

아날로그 및 디지털 설계 실습3# Switching Mode Power Supply결과 레포트설계실습 3. Switching Mode Power Supply4. 실험내용 내용 및 ... 분석(1) PWM 제어회로PWM 제어회로에서 오차 증폭기 및 비교기의 전달 특성에 관하여 논하시오.PWM 제어회로를 구성한다.톱니 파형과 출력 파형을 확인하시오.주어진 성능 ... 회로 등으로 구성되어 있다. PWM제어회로는 출력전압과 기준전압을 비교하여 생긴 오차를 증폭하여 비교기를 통해 톱니파와 비교하여 이에 상응한 구형파 펄스를 생성한다. 이 구형파

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2017.10.06

다운로드 장바구니
서강대학교 디지털논리회로실험 텀프로젝트

- 디지털논리회로실험 최종 보고서 ?Coffee House2013. 12. 17성 명소 속전자공학과학 년학 번지 도 교 수김영록 (인)0. 목차1. 서론2. 본론(1) Block ... 고 싶을 때 이 button을 사용할 수 있도록 하였다. 이제 구체적인 회로에 대한 기능설명은 아래의 본론에서 하도록 하겠다.2.본론(1) 전체 block diagram전체 ... block것은 전체 block diagram으로 만들기 전 회로에서 진행해주었다. 왼쪽의 입력을 받아주는 부분에는 외부 clock을 받아주기 위한 clock을 제외하고 나머지 것들은 모두

Non-Ai HUMAN
| 리포트 | 36페이지 | 3,500원 | 등록일 2014.01.02

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 17장. MOD-N 카운터 결과레포트

논리회로실험 A반결과17장MOD ? N 카운터5조이름학번실험일15.06.09제출일15.06.19브레드 보드 전압 : 4.91V실험에 사용된 기기 및 부품 : 오실로스코프, SN ... 74LS163AN, HD74LS04P, 직류전원공급장치,HD74HC08P, HD74LS00P, 디지털 실험장치, 330L 저항실험 17.2 74163을 이용한 MOD ? 3 카운터 ... (1) IC 74163(4Bit 2진 업 카운터) 및 논리게이트를 이용한 MOD ? 3 카운터 회로의 회로도이다.회로도에 IC 핀번호를 작성하여라.(2)Q _{B},Q _{A

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.13

다운로드 장바구니
전자회로실험 - Digital Stop Watch2

기 때문에 나머지가 0~99까지 나올동안 걸리는 시간은 100ms가 된다. 따라서 100ms발진회로를 만들 수 있다. 나머지 디지털입력을 받는 두 개의 DAQ는 그림과같이 연결 ... 1. 실험제목 : Digital Stop Watch2. 학번, 반, 조, 이름 : 0000000000 0반 0조 ㅇㅇㅇ3. 제출일 : 2010년 10월 13일 수요일4. 실험목적 ... ? 랩뷰를 이용해서 100ms발진회로를 만들어보고 카운터되는 숫자를 화면에 출력해보자.? 74390카운터를 이용해서 0.1단위는 10까지세는카운터와 1초단위는 6까지세는 세는 카

Non-Ai HUMAN
| 리포트 | 9페이지 | 2,000원 | 등록일 2013.05.16

다운로드 장바구니
[디지털회로]디지털회로설계

※ 4bit 카운터 설계(S/R 플립플롭)? 0 ～ 2⁴- 1(0 ～ 15)0000?1111?1110?1101?1100?00011011??00101010??00111001??0100?0101?0110?0111?1000< 4bit 카운터 상태도 >현 재 상 태다 음 상 ..

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2006.03.06

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 7장. 가산기와 감산기 결과레포트

논리회로실험 A반결과7장가산기와 감산기5조이름학번실험일15.04.07제출일15.04.14전원전압 4.89V실험 7.4 전가산기 회로다음 전가산기 회로를 결선하고, 출력 S와C ... 및 고찰 내용 -전가산기회로에서 A,B,C가 입력일때 HA-HA-OR 게이트에서 출력값(S) = A?B?C이다. 또한 출력 (C0) = AB + (A?B) CI이 ... 다.THEREFORE A+B+CI=S+C0A=0,B=1,CI=1 이라면 0+1+1=10이므로 자리올림 BO=1, S=0이다.실험 7.5 반감산기 회로(XOR 사용)다음 반감산기 회로를 결선

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.13

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 15장. 비동기식 카운터 결과레포트

논리회로실험 A반결과 보고서15장비동기식 카운터5조이름결과실험일15.06.02제출일15.06.09측정 전압 ? 4.90V실험에 사용된 기기 및 부품 : 오실로스코프(CRO) 혹은 ... 전압계(DVM 등), 직류전원공급장치(DC Power Supply)디지털 실험 장치(Logic Lab), HD74LS08P, SN74LS76AN, HD74LS76AP실험15.2 ... 3Bit 비동기식 다운(DOWN) 카운터(1) IC 7476(Dual JK Flop-Flop)을 이용한 비동기식 다운 카운터회로의 회로도이다. 회로도에 IC 핀 번호를 작성

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.13

다운로드 장바구니
부경대 디지털회로실험 텀프로젝트(5진 동기식 업 카운터)

디지털회로실험텀 프로젝트 보고서[J-K 플립플롭을 이용한 동기식 카운터의 7-세그먼트 출력]조 :분 반:학 과:전자공학과학 번:이 름:담 당 교 수:1. 이론1.1 J-K 플립 ... 플롭R-S 플립플롭에서 S=1, R=1인 경우 불능 상태가 되는 것을 해결한 논리회로다. J는 S(set)에, K는 R(reset)에 대응하는 입력으로 J와 K의 입력이 동시에 1이 ... -세그먼트 디코더전자계산기나 디지털시계에서 발견되는 디지털 판독기는 빛발광다이오드(LED)를 사용한다. 판독기의 각 숫자는 7개의 세그먼트로 구성되는데 각각은 디지털 신호에 의해 발광

Non-Ai HUMAN
| 시험자료 | 5페이지 | 1,500원 | 등록일 2015.09.19 | 수정일 2019.06.10

다운로드 장바구니
디지털회로실험 결과 보고서 - 카운터

실험 결과 보고서실험제목실험7. 카운터조학번/성명1. 실험과정 5.1의 결과를 다음의 표에 작성하시오.ClockQAQBQCQD0*************030001410005010060010700018100090100100010110001121000130100140010..

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2012.12.17

다운로드 장바구니
7segment디지털회로실험보고서

디지털 회로실험 보고서BCD-to-7Segment과 목담당교수조 원제 출 일BCD-to-7Segment 디코더BCD-to-7Segment 디코더는 4비트로 구성된 BCD 값

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2012.12.01

다운로드 장바구니
디지털시계_회로도_카르노맵.

과제3. 디지털시계? 디지털시계 회로도? 회로 설계 과정① ②③ ④? 결과실험1. 7-segment◎ 진리표ABCDdisplaygfedcba

Non-Ai HUMAN
| 리포트 | 8페이지 | 5,000원 | 등록일 2010.11.07

다운로드 장바구니
디지털 연산회로 실험

: 6번실습태도 : 양호과 제 완 성 도 : 양호학부 :메카트로닉스공학부전공 :제어시스템공학과학년 :3학년학번 :2006140060성명 :안정아실험제목실험6. 디지털 연산회로 실험실험 ... 6. 디지털 연산회로 실험1. 목적논리게이트 사용한 연산의 원리를 이해하고, 이진법 연산을 수행하는 반가산기 및 전가산기의 회로의 동작을 확인한다.2. 이론○ 반가산기- 2개의 2 ... 진수 A와 B를 더하여, 합 S와 자리올림(carry) C를 출력하는 조합논리회로이다.○ 전가산기- 반가산기는 2진수의 한 자릿수만 계산할 수 있다. n bit의 2진수 덧셈을 위

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2008.05.28

다운로드 장바구니
2019년도 중앙대학교 전자전기공학부 3학년 2학기 아날로그및디지털회로설계실습 예비4 신호발생기

4-1에 주어진 Wien bridge 회로에서 V+와 Vout의 관계식을 구하시오. 이 관계식을 이용하여 1.63kHz에서 발진하는 Wien bridge 회로를 설계하시오.일반 ... 적으로 신호 발생기는 일정한 주파수와 위상, 크기를 가진 주기 함수를 발생시키는 회로를 말한다. 특히, 주파수와 신호 z기를 안정적으로 왜곡 없이 발생하는 것을 목적으로 한다. 예

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2020.09.05

다운로드 장바구니
디지털실험 4예비 실험 4. 엔코더와 디코더 회로

디지털 실험 예비보고서실험 4. 엔코더와 디코더 회로실험 목적1. Encoder와 Decoder의 기능을 익힌다.2. 부호변환 회로의 설계방법을 익힌다.3. seven-s ... 0001000 1100101 0200011 133. 7세그먼트 표시기(seven segmemt indicator)디지털 회로는 LED또는 LCD와 같은 디스플레이 장치를 사용하는 출력 ... 에 입력에 연결시키면 결과가 좀 달라지겠지만 그 출력은 보수끼리 곱해져서 무조건 0이 나오므로 무의미 할 것 같다.3. BCD to 7-Segment 디코더에 대해 설명하라.디지털회로

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니

이전10개 49 50 51 52 535455 56 57 58 다음10개

파워링크

신청하기