"DIGITAL회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

아날로그 전기회로설계실습 디지털논리회로 디지털 전기회로 디지털회로실험 디지털시계회로 텀 프로젝트

판매자 표지는 다운로드시 포함되지 않습니다.

"DIGITAL회로" 검색결과 1,121-1,140 / 15,847건

<<AVR 알람시계 만들기>>AVR알람시계,디지털워치,와치,ATmega128,회로도,소스코드,동작원리,타이머,1초,시간설정,AVR디지털시계,전자시계,부저,디지탈시계,디지털시계 제작

['[AVR 알람시계 만들기] + 회로도, 소스코드, 동작원리' 본문 내용 中 발췌]Ⅰ. 목 표보고서에서는 AVR을 이용한 디지털 알람시계를 만드는 법에 대하여 알아보도록 한다 ... . 본 디지털 알람시계는 00:00:00 ~ 23:59:59 의 시간범위로 운용되며 AVR의 타이머/카운터 기능을 베이스로 ‘1초’를 카운팅하여 시간을 구성한다. 그리고 2자리 ... ) Timer/counter를 이용한 ‘1초’ 카운트디지털 시계는 1 Sec 단위로 카운팅되면서 시간이 표시된다. 때문에 AVR의 Timer/Counter 기능을 이용하여 1 Sec

Non-Ai HUMAN
| 리포트 | 29페이지 | 7,000원 | 등록일 2015.12.04 | 수정일 2017.04.20

다운로드 장바구니
최신 디지털회로실험 실험5 추가논리게이트

비트 2진수의 1의 보수 또는 2의 보수를 실행하는 회로 구성.□ 모의 실험용 결함에 대한 보수(complement) 회로의 고장 진단.데이터 및 관찰내용 :표5-2 표 5-3OR ... .4보수(complement) 스위치를 조작해도 출력에 아무 영향이 없다.배선이 잘못 됬거나 선에 문제가 있다.결과 및 결론 :OR, XOR 게이트를 직접 회로로 구성해봄으로서 진리 ... 표를 구하고 그 진리표를 보고 게이트의 입력에 대한 출력 값을 알수 있었으며, 펄스파형을 이용하여 OR, XOR 회로의 파형을 볼 수 있었다.OR게이트와 XOR 게이트를 연결

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2012.12.02

다운로드 장바구니
디지털 회로실험 4장 3-상태 TTL버퍼/인버터

법을 익힌다.이론1. 3-상태 TTL 인버터 및 버퍼 회로는 출력단의 스위치가 ON일 때 정상적인 인버터의 동작이지만 스위치가 OFF일 때는 플로팅(floating)되어 인버터 ... -상태 인버터나 버퍼는 마이크로 컴퓨터 시스템에서 어드레스 버스, 데이터버스 또는 제어버스 등의 출력 제어 용도로 사용되며 하나의 IC 칩속에 여러 개의 회로가 내장되어 있다.실험 ... 회로를 선택하여 그 동작특성을 측정하여 표 4-10에 기입하라.실험데이터입력출력1CAY00001110Hi-Z11Hi-Z00011011표 4-6의 3-상태 버퍼(1)입력출력1CAY

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2014.03.17 | 수정일 2014.04.07

다운로드 장바구니
[디지털회로실험] 중간 프로젝트(Mid-Term Project) 가위바위보 게임 제작

《 디지털 회로 실험 》Mid-Term Project 최종 보고서? 가위바위보 게임 제작 ?조제출일학과/학년학번이름2014. 04. 22◎ 목차■ 설계 specification ... 및 제한 사항■ 쿼터스 회로 설계 및 시뮬레이션 확인■ 브레드 보드 제작■ 사용 부품 리스트 및 가격 책정■ 보완점■ 설계 specification 및 제한 사항? 반드시 3개 ... 기능 등) 추가할 것.? 가격 제한 13,000원 이하.? 회로 내에 오실레이터 발진기 반드시 사용할 것(function generator의 클럭 이용 못 함).■ 쿼터스 회로 설계

Non-Ai HUMAN
| 리포트 | 11페이지 | 4,000원 | 등록일 2014.10.21

다운로드 장바구니
[디지털논리회로] 프로젝트 - 고속 동작 덧셈기 설계

디지털회로설계프로젝트 #21. 제목- 고속 동작 덧셈기 설계2. 설계 목적- 고속 동작 덧셈기의 설계를 통해 덧셈 과정에 있어서 carry의 역할을 이해하고 carry 처리 방법 ... 다. 가산기(adder)의 기본 원리는 10진수의 덧셈에서 같은 자리 수들의 합이 10을 넘게 되면 자리를 올려주는 방식으로 덧셈을 하는 것이다. 디지털 회로에서는 이러한 원리 ... 디지털에서 수를 표현하는 방법 중 가장 많이 사용되는 것은 크게 두 가지를 들 수 있는데 하나는 Signed Magnitude(SM) 표현방식이 있고, 다른 하나

Non-Ai HUMAN
| 리포트 | 19페이지 | 1,000원 | 등록일 2014.05.06

다운로드 장바구니
기초전자회로실험 - 디지털 시계

1.조 구성원2.Project명디지털 시계3.Project goal디지털시계의 논리회로를 이용해 회로도에 대한 기본적인 지식습득과 직접 회로를 구성함으로서 차후에 보다 복잡 ... 한 회로구성에 도움이 되고자 한다.4.Main Subject & Basic Theory디지털 시계의 구성디지털 시계의 전체 블록도를 보면 시간 표시를 위한 7세그먼트 표시기를 비롯 ... .분 계수회로분 계수회로로서 0부터 59분을 계수한 다음 캐리신호인 hour신호를 발생시키는 역할을 한다.시 계수 회로Stop/Start 스위치디지털 시계의 전체 동작을 제어하기

Non-Ai HUMAN
| 리포트 | 10페이지 | 3,000원 | 등록일 2011.04.25

다운로드 장바구니
Ch6 Digital 연산회로, Ch7 FF

예비 - 5 - 16장 실험순서1. 그림 8의 4-bit even-parity generator/checker 실험회로를 결선하시오. D0, 1, 2, 3 입력에 1=H(5V ... 는 error인지 아닌지 알 수가 있다.F/F 관련이론□ 정 의○ 플립플롭이란 새로운 조건이 주어지기 전까지 현재상태(0 또는 1)를 유지하는 디지털 소자○ 조건을 주는 방법에 따라 여러 ... 종류로 나누어 짐- R-S F/F , T F/F , D F/F , J-K F/F□ 종 류○ R-S 플립플롭- 정 의? R-S 래치 회로에 클럭 신호를 추가 시켜 만든 회로이다. R

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2011.10.11

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 11장. 비동기식 RS 플립플롭 예비레포트

- 비동기식 플립플롭과 동기식 플립플롭의 차이에 대해 이해한다.- 동기식 RS 플립플롭의 동작을 이해한다.2. 플립플롭의 기능에 대하여 기술하시오.디지털 논리회로는 조합논리회로 ... 새로운 출력 값이 결정되기 때문이다. 따라서 이전의 출력을 저장하기위한 기억소자가 필요하다. 디지털 회로에서는 이러한 기억소자로서 플립플롭(Flip Flop: F/F)이 사용되고 있 ... 논리회로실험 A반예비11장비동기식 RS 플립플롭5조이름학번실험일15.04.28제출일15.04.281. 이 장의 실험 목적에 대하여 기술하시오.- 플립플롭의 동작원리를 이해한다.

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2016.01.14 | 수정일 2022.10.09

다운로드 장바구니
2019년도 중앙대학교 전자전기공학부 3학년 2학기 아날로그및디지털회로설계실습 예비6 위상 제어 루프(PLL)

1.실습 목적위상 제어 루프 회로의 이론을 학습하고 간단한 위상 제어 루프 회로를 구성하여 주파수 동기화(Phase Locking) 원리를 이해한다.2.실습 준비물부품저항 100

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2020.09.05

다운로드 장바구니
2019년도 중앙대학교 전자전기공학부 3학년 2학기 아날로그및디지털회로설계실습 예비2 Switching Mode Power Supply(SMPS)

1.실습 목적SMPS(Switching Mode Power Supply)의 동작 원리와 회로 모듈을 이해하여 SMPS를 설계할 수 있는 능력을 배양한다.2.실습 준비물부품PWM ... . 설계실습 계획서3.1. PWM칩(UC9845)을 이용하여 아래 성능의 PWM 제어 회로를 설계하시오.- 출력 전압 : 0V ~ 10V (peak to peak)- 스위칭 주파수 f ... 하여 증폭하는 오차 증폭기, 검출된 오차 전압과 톱니파를 비교하여 펄스를 발생시키는 비교기, converter의 스위치를 구동하는 구동회로 등으로 구성되어 있다.

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2020.09.05

다운로드 장바구니
논리회로설계실험 프로젝트_digital door rock

있는 디지털 도어록은 FSM 이론과 카운터를 이용해 설계할 수 있는 대표적인 회로의 하나이다. 이와 같은 디지털 도어록을 설계하기 위해서 기본적으로 필요한 개념이론들은 이 다음 ... 과 목 : 논리회로설계실험과 제 명 : 프로젝트 결과보고서(P_6조)담당교수 : 조준동 교수님학 과 : 전자전기공학과학 년 : 3학년학 번 : 2006312687 ... , 2006312117이 름 : 서 영 진, 김 현 기학 번 : 2007310623, 2007313531이 름 : 정 광 수, 손 계 익제 출 일 : 2011. 6. 2111_1학기_논리회로설계

Non-Ai HUMAN
| 리포트 | 44페이지 | 4,000원 | 등록일 2012.03.20

다운로드 장바구니
<디지털회로>로직웍스로 구현한 digital clock, 응용기능

Ⅰ 프로젝트 목적이 프로젝트는 전자 회로 프로그램을 사용하여 Digital Clock을 구현하는 것이 기본적인 목적이다. Digital Clock의 기능 기본 요소로 필요한 것 ... 은 Digital Clock의 Input의 1pps를 얻기 위한 회로, 시∙분∙초∙AM/PM Display, 12시간마다 AM/PM 변환, 시각 Setting 기능, Reset 기능 ... , Go/Stop 기능이 있다. 프로젝트의 핵심 중 하나는 Digital Clock을 구현할 때 현대 사회에 특정 Issue와 시계를 결합하여 만드는 것 이였는데, 우리 조는 이

Non-Ai HUMAN
| 리포트 | 33페이지 | 3,500원 | 등록일 2010.07.02

다운로드 장바구니
1. 카운터의 응용으로 디지털시계의 회로도를 완성해 가는 과정을 설명하시오. 2. 4가지 기본형 레지스터의 분류에 속하는 IC들을 정리하시오.

디지털공학개론1. 카운터의 응용으로 디지털시계의 회로도를 완성해 가는 과정을 설명하시오.2. 4가지 기본형 레지스터의 분류에 속하는 IC들을 정리하시오.카운터회로디코더회로표시회로 ... 1. 카운터의 응용으로 디지털시계의 회로도를 완성해 가는 과정을 설명하시오.1) 디지털 시계분주회로발진회로[디지털 시계의 블록 다이어그램]2) 발진회로> 디지털 시계에 안정적인 ... ÷674923) 분주회로> 발진회로로부터 얻어진 구형파를 디지털 시계의 기본 단위인 1초를 나타내기 위한 1Hz 주파수를 얻는 회로슈미트트리거[60Hz 정현파에서 1Hz 구형파를 얻

Non-Ai HUMAN
| 리포트 | 6페이지 | 2,000원 | 등록일 2020.03.03 | 수정일 2021.09.10

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 13장. 동기식 D, T 플립플롭 결과레포트

76AN,, 직류전원공급장치,디지털 실험장치, 전압계실험 13.2 D 플립플롭 응용(1) IC 7474를 이용한 지연회로의 회로도 이다. 회로도에 IC 핀번호를 작성하여라.(2 ... 논리회로실험 A반결과13장동기식 D, T 플립플롭5조이름학번실험일15.05.26제출일15.06.02실험에 사용된 기기 및 부품 : 오실로스코프, HD74LS74AP, GD74LS ... 력 Q=0이된다.실험 13.3 T 플립플롭 응용(1) IC 7476(Dual JK Flip-Flop)를 이용한 T 플립플롭의 회로도이다. 회로도에 IC핀 번호를 작성하라.(2) Q

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.13

다운로드 장바구니
디지털논리회로verilog(full adder, 4bit full adder, comparator, 4bit comparator)

디지털 논리 회로 verilog 과제학과학년학번이름이번 과제는 verilog 프로그램을 통해서 full adder, 4bit full adder, comparator, 4bit

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2017.01.06

다운로드 장바구니
Maxplus II를 이용한 디지털 논리 회로 실험

디지털논리회로 실험(Maxplus II)정보통신공학과Maxplus II 프로그램은 모든 설계를 프로젝트 중심으로 관리한다. 프로젝트에 포함된 설계 파일 및 컴파일한 파일, 환경 ... 하여 output이 제대로 출력되는지 확인한다. 사용자가 설계하여 만든 논리 회로를 하나의 블록으로 하여 더 큰 프로젝트에 넣을 수 있는데 이렇게 하기 위해서 1-bit Full ... adder와 비교기를 구현 후 Hierarchy 구조로 설계하고 검증한다. 이 회로도 마찬가지로 Compile을 성공적으로 마친 뒤 Waveform Editor를 실행

Non-Ai HUMAN
| 리포트 | 4페이지 | 2,000원 | 등록일 2010.11.03

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 11장. 비동기식 RS 플립플롭 결과레포트

논리회로실험 A반결과12장비동기식 RS 플립플롭5조이름학번실험일15.05.12제출일15.05.12실험에 사용된 기기 및 부품 : HD74LS02P, HD74LS04P, HD74 ... LS00P실험 11.1 NOR 게이트를 이용한 비동기식 RS 플립플롭1. NOR 게이트를 이용하여 비동기식 RS 플립플롭을 구성한 회로도에 핀 번호를 작성하라.2. 다음과 같이 입력 ... RS 플립플롭을 구성한 회로도에 핀 번호를 작성하라.2. 다음과 같이 입력 값을 인가하고 출력을 관찰하라.입력출력SRQQ1010001001010001101000101111- 검토

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2016.01.14 | 수정일 2017.10.17

다운로드 장바구니
자판기 베릴로그코드 테스트벤치(testbench) 포함 / Vending machine / Verilog code / 베릴로그코드 설명 결과보고서 포함 / ASIC 설계 / 논리회로 / 디지털 설계

가격이 1000원 및 1500원인 콜라를 판매하는 자판기를 각각 Verilog code로 구현하였습니다.코드파일(.v)과 머신에 대한 설명 및 시뮬레이션 결과에 대한 파일(.docx)이 포함되어 있습니다.1500원 콜라 자판기의 경우 모델심 시뮬레이션에 필요한 test..

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,500원 | 등록일 2020.10.17 | 수정일 2020.10.22

다운로드 장바구니
[MaxPlus] 디지털 시계 회로 설계

다. 디지털 시스템의 응용사례는 실생활에서 쉽게 찾아볼 수 있다.단순히 가정내를 살펴보더라도 다양한 디지털 장비를 볼 수 있다.그중 대표적으로 Digital Clock가 있다.한 학기 ... 동안 수체계,기본 논리 게이트를 기반으로 플립플롭과 메모리까지 단계적으로 배우면서 Digital Clock 회로를 직접 손수 제작을 해 보았다.2. 목표가정에서 흔히 볼 수 있 ... 는 Digital Clock을 JK/FF과 논리 게이트를 이용하여 회로를 설계할 것이다. 상태천이표와카르노맵에 의한 식의 간략화, 카운터, 동기 논리 회로 설계 등 한학기동안 배운

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2008.11.13

다운로드 장바구니
디지털논리회로 설계 프로젝트 보고서

디지털논리회로 설계 프로젝트 보고서프로젝트의 제목 : 디지털 시계 설계설계자(팀원 전체) 성명 :제출일 : 2008년 12월 20일국문요약 : 디지털 논리 회로 시간에 배웠 ... 던 논리 회로와 조합 회로에 대한 지식을 바탕으로 디지털시계를 Quartus Ⅱ를 이용해서 만들어 보았다. 주요 구성은 Clock Base, Time Setting, Am Pm 표시 ... asynchronous circuit. Each clock's units entered Each unit's Seven Segments.Ⅰ 설계와 관련된 이론적 배경·디지털 논리회로

Non-Ai HUMAN
| 리포트 | 9페이지 | 4,200원 | 등록일 2011.01.09

다운로드 장바구니

이전10개 52 53 54 55 565758 59 60 61 다음10개

파워링크

신청하기