"디지탈실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전기회로설계실습 디지털공학실험 디지털시스템실험 fpga 프로젝트 stopwatch 설계 전기회로 두더지 잡기 기초디지털실험 FPGA adder 전자회로실험

판매자 표지는 다운로드시 포함되지 않습니다.

"디지탈실험" 검색결과 1,041-1,060 / 20,543건

[전자회로실험]MOSFET Digital Logic Gate_예비보고서

MOSFET Digital Logic Gate 예비 보고서? 실험 목적디지털 로직 게이트를 기초로 하여 MOSFET의 동작을 이해한다.? 실험 이론디지털 논리회로는 BJT ... 에서의 실제적인 스위칭 시간이외에 전력이 소비되지 않는 결과를 가져온다.※참고자료▲ TTL과 CMOS의 비교 및 특징? 디지탈 제어용의 IC라 하면 TTL(Transistor ... (Integrated Injection Losic) 등 여러가지가 있다. 그러나 이들 대부분이 전문적인 것으로, 범용 디지탈 IC라 하면 역시 TTL이나 CMOS 로직으로 한정된다. 이

리포트 | 10페이지 | 1,000원 | 등록일 2007.06.25

다운로드 장바구니
[디지털 논리 회로 실험]디지털 논리 회로 실험(Boolean Laws and DeMorgan`s Th, logic hazard)

디지털 논리 실험-결과 보고서-Chap 4 5담당조교 *** 조교님전기전자공학부044**** ***044**** ***1.실험 결과Chap4.부울 법칙과 드모르간 정리표 4-1 ... ABCDIST_R1DIST_R20000000100010000110010000101111101111111Chap5.로직 해저드해저드를 제거한 회로2.실험분석 및 고찰Chap4에서는 부울 ... 음을 wave 창을 통해 확인하였다.Chap5에서는 해저드가 있어서 글리치가 발생하는 코드와 그걸 없애는 코드를 각각 만들어서 실험해 보았다. inv 게이트의 지연시간 때문에 출력 값

리포트 | 6페이지 | 2,000원 | 등록일 2005.10.17 | 수정일 2023.05.27

다운로드 장바구니
전자회로실험 공학인증) 설계제안서 : BJT를 이용한 Digital Logic 설계

설계과제 제안서 (공학인증)설계과목과 목 명전자회로실험I분 반담당교수담당조교설계수행자소 속학 번성 명연 락 처설계과제제목BJT 를 이용한 Digital Logic주 별 설계진행 ... 차 : Breadboard로 BJT를 이용한 Inverter 및 Nor-Gate 설계설계 4주차 : PSpice값과 Breadboard로 실험값과 비교한 후 결과 토의공 학 이 론BJT 특성을 이용

리포트 | 1페이지 | 1,000원 | 등록일 2009.03.11

다운로드 장바구니
[디지털회로실험] 시프트 레지스터

카운터, PRBS발생기 등을 구성하고 각각 동작 특성을 확인한다.[2] 사용기구디지털 실험장치예비 reportD 플립플롭 7474 (2개)XOR 게이트 74868비트 Serial-In ... (1)디지털 실험기판 위에 IC 7474 2개를 사용해서 회로도 (a)Serial-In,Parallel-Out 시프트레지스터를 구성하고 데이터스위치SW_1,~ SW_2,~ SW_3 ... 실험 6. 시프트 레지스터[1] 목 적시프트 레지스터의 기본원리를 이해한다.각종 시프트 레지스터의 구성방법과 요도를 파악한다.플립플롭의 응용능력을 향상시킨다.링카운터, 존슨

리포트 | 6페이지 | 1,000원 | 등록일 2002.06.10

다운로드 장바구니
디지털 논리회로 실험, 부울법칙 및 드모르간, 글리치, 해저드, half/full adder 실험 예비 보고서

1. 실험목표① 부울 법칙에 대해 이해한다.② 드모르간의 정리에 대해 이해한다.③ 부울법칙과 드모르간의 정리를 Verilog를 이용해 시뮬레이션 한다.④ 글리치와 해저드의 개념

리포트 | 5페이지 | 1,500원 | 등록일 2009.07.18

다운로드 장바구니
충북대 전기전자공학 디지털실험 9장 예비보고서

실험 9. 플립플롭의 기능목 적1. 래치 회로의 기능을 이해하고 R-S 플립플롭의 구조와 동작원리를 이해한다.2. D, JK 플립플롭의 동작을 이해한다.원 리1. RS(Reset ... 을 한다. 별도의 IC화되어 있지 않으므로 다른 flip flop을 연결하여 사용한다.실험 준비물SN7432, SN7404, SN7402, SN7408, SN7400SN7474SN ... 디지털 논리회로로써 Latch는 하나의 데이터 입력, 하나의 클럭 입력 그리고 하나의 출력을 갖는다. 클럭 입력이 활성화되면, 입력되고 있는 데이터가 입수되어 저장되고, 즉시 또는

리포트 | 4페이지 | 1,000원 | 등록일 2008.02.18

다운로드 장바구니
[디지털회로] 디지털회로실험보고서1

3. 실험방법 및 회로도 실험-1, 2, 3 -> 회로도의 회로를 구성하고, 실험결과를 기록한다. 1) 전원공급기의 공급전압을 DA 5V로 설정하고, 오실로코프

리포트 | 3페이지 | 1,000원 | 등록일 2002.09.16

다운로드 장바구니
디지털논리회로실험 - 제 4장 De Morgen 정리와 Boolean Algebra

을 그려 구하라.Y= A'C + AB'C AB 00 01 11 100 26 40 11 1 3 7 51 1 13. 사용 기자재 및 부품? 논리 실험기? 오실로스코프 또는 디지털 멀티메터 ... 는 방법과 카르노맵을 만들 수 있었습니다. 그리고 디지털 멀티 메터의 설명과 사용법 그리고기기 안의 회로도 구성을 알아 보고, 어떻게 동작 하는지 공부 하였습니다.^^ 이상입니다.디지털회로실험 ... 제 4장 De Morgan 정리와 Boolean Algebra1. 실험 목적 및 기본 개념실험 목적: 드 모르간 정리와 부울함수를 드 모르간 정리를 이용하여 간략화하는 것을 실험

리포트 | 11페이지 | 1,500원 | 등록일 2008.11.28

다운로드 장바구니
디지털회로실험 > 결과보고서 ch13. 시프트 레지스터

Page 1실험 13. 시프트 레지스터 (Shift Registers)1. 실험 목적(1) 플립 플롭과 시프트 레지스터와의 관계를 알아본다.(2) 입출력 방식에 의한 분류에서 각 ... 방식의 특성을 익힌다.(3) 데이터 이동방식에 의한 분류에서 각 방식의 특성을 익힌다.2. 실험 결과(1) 그림 13-17의 6비트 우측시프트 레지스터의 실험회로를 결선하고 다음 ... 순서에 따라 실험하여라. 6비트 우측 시프트 레지스터1) Reset 단자를 순간적으로 접지시켰다 개방 또는 +5v시켜 F/F의 출력 A~F가 모두 로직 0이 되는지 확인하라.2

리포트 | 3페이지 | 1,000원 | 등록일 2007.11.12

다운로드 장바구니
디지털 논리 실험, 7-Segment 제어기 동작 원리와 디코더 예비 보고서

Ⅰ. 실험목표(1) 7-Segment 제어기의 동작 원리를 이해한다.(2) 7-Segment 제어기의 디코더를 설계한다.Ⅱ. 기본이론(1) 7-Segment 제어기7 ... -Segment는 디지털 회로에서 숫자를 표시하기 위하여 가장 많이 사용하는 소자이다. 7개의 LED를 이용하여 숫자를 표시하게 하며, 각 세그먼트를 a, b, c, d, e, f, g로 나누

리포트 | 4페이지 | 1,500원 | 등록일 2009.07.18

다운로드 장바구니
디지털 논리 실험, 7-Segment 제어기 동작 원리와 디코더 결과 보고서

Ⅰ. 실험 결과(1) 소스 코드module SEGMENT_7 (ABCD, SEG);input [3:0] ABCD;output [6:0] SEG;reg [6:0] SEG

리포트 | 6페이지 | 1,500원 | 등록일 2009.07.18

다운로드 장바구니
[디지털논리실험]부울 법칙과 드모르간 정리 예비,결과보고서

Ⅰ. 실험목적1) 부울 법칙에 대해 이해한다.2) 드모르간의 정리에 대해 이해한다.3) 부울 법칙과 드모르간의 정리를 Verilog를 이용하여 시뮬레이션 한다.Ⅱ. 기본이론1

리포트 | 2페이지 | 1,000원 | 등록일 2007.08.08

다운로드 장바구니
디지털 논리회로 실험, 부울법칙 및 드모르간, 글리치, 해저드, half/full adder 실험 결과 보고서

??Ⅹ?Ⅸ 실험결과0. Boolean LawsABCCOMM_R1COMM_R2ASSO_R1ASSO_R2DIST_R1DIST_R200000 ... *************01111000111100100111100101111111011111111111111. Hazard 발생 실험2. Hazard 제거한 실험3. Dynamic Hazard 발생 회로 그림, 코드, 회로 ... 그림Ⅰ 결과분석 및 고찰4단원의 실험에서는 부울 법칙과 드모르간 정리가 성립함을 관찰하였다. 이를 위해서 먼저 verilog 코드를 작성하고 시뮬레이션을 실행하여 결과 그래프를 얻

리포트 | 3페이지 | 1,000원 | 등록일 2009.07.18

다운로드 장바구니
[공학기술]Digital 논리회로 실험에 관한 보고서(예비레포트)

12. Digital 논리회로 실험에 관한 보고서학과전자전기공학부학번20021296조성명김완섭점수☞목표digital 논리회로의 하나인 TTL NAND gate의 동작원리를 알아보

리포트 | 7페이지 | 1,000원 | 등록일 2007.07.29

다운로드 장바구니
숭실대학교 정통전 디지털공학실험 Quartus 프로젝트 입니다. quartus프로젝트파일, testbench, 보고서, 사진들 다 포함 만점짜리입니다 술자리 Up-Down게임

1. 동작설명이번 프로젝트로 술게임 중 하나인 Up-Down 게임을 만들어보았다. 기능으로는 벌칙 숫자를 정해놓고 숫자를 하나씩 입력하면서 7segment LED에 나오는 UP과 –- 표시를 보며 벌칙숫자에 접근한다. 벌칙숫자와 입력숫자가 같아진다면 7 segment ..

리포트 | 10페이지 | 2,000원 | 등록일 2014.10.12

다운로드 장바구니
전기전자기초실험 Design Project1 (Digital clock design) 결과보고서

and second LED are assigned as clocking of the digital clock which shows light turns on and off

리포트 | 13페이지 | 1,500원 | 등록일 2009.09.08

다운로드 장바구니
전기전자기초실험 Design Project1 (Digital clock design) 예비보고서

Topic : Design Project Ⅰ(Digital clock design)- Design Condition① Express it in units of AM/PM ... -matrix displays. Seven-segment displays are widely used in digital clocks, electronic meters, and other ... design a digital clockHere is a quick overview of the components of a digital clock at a high level

리포트 | 8페이지 | 1,500원 | 등록일 2009.09.08

다운로드 장바구니
전원공급기와 디지털멀티미터기의 사용법에 대한 실험 리포트

1. 실험결과 보고서● 실험 제목 : 오리엔테이션 및 전원공급기와 디지털 멀티 미터의 사용법● 실험 일자 : 2008년 2월 20일● 실 험 자 :● 학 번 :1) 이론치의 저항 ... 와 같다. 이번 실험에서 사용한 측정 장비는 디지털 멀티미터이다. 전류계를 이용하여 측정할 때는 저항이 0에 가까워야 하는데 실제 내부저항이 0이 아니기 때문에 오차가 발생하게 된다 ... ㏀오차(%)8.9%0.1%9.8%0.1%9.8%고찰 : 저항의 이론값과 디지털 멀티미터로 측정한 값은 약간의 차이가 있다는 것을 볼 수 있다. 저항 읽는 법에도 나와 있듯이 저항

리포트 | 4페이지 | 1,000원 | 등록일 2008.04.21

다운로드 장바구니
시프트 레지스터, Verilog HDL을 이용한 주파수 분주기 설계 디지털회로실험 예비보고서

디지털회로실험 사전보고서-Lesson 14 시프트 레지스터,Verilog HDL을 이용한 주파수 분주기 설계□ 시뮬레이션배 주파수 분주기module div_2n(clk_16m

리포트 | 4페이지 | 1,000원 | 등록일 2010.05.23

다운로드 장바구니
[디지털 논리 회로 실험]디지털 논리 회로 실험,실습(Half/Full Adder, 4-bit Adder/Subtracter)

디지털 논리 실험()-결과 보고서-Chap 6 7담당조교 *** 조교님전기전자공학부044**** ***044**** ***1.실험 결과Chap6. Half/Full ... AdderChap7. 4-비트 Adder/Subtracter2.실험분석 및 고찰Chap6. Full Adder의 진리표입력출력XYCinSCout0

리포트 | 4페이지 | 2,000원 | 등록일 2005.10.17 | 수정일 2023.05.27

다운로드 장바구니

이전10개 48 49 50 51 525354 55 56 57 다음10개

파워링크

신청하기