"디지탈실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전기회로설계실습 기초 디지털 실험 디지털시스템실험 fpga 도어락 stopwatch 설계 두더지 잡기 전기회로 전자회로실험 rlc 직렬공진 회로

판매자 표지는 다운로드시 포함되지 않습니다.

"디지탈실험" 검색결과 841-860 / 21,551건

디지털 압력 변환기 교정 실험 및 원통-유속 방향이 이루는 각도 변화에 따른 원주표면 압력 분포 측정 실험

응용공학실험- 저속유체 실험 -실험1 : 디지털 압력계 - 압력 변환기 교정 실험목적 : 유체의 압력 및 압력계의 압력 측정 원리의 이해■ 압력 변환기 교정 실험전기식 압력 변환 ... _{` _{H _{2} O}} ```g[( TRIANGLE L) BULLET /S.G _{3} ]응용공학실험- 저속유체 실험 -실험1 : 디지털 압력계 - 압력 변환기 교정 실험목적 ... 라고 한다.1) 실험 전 기압계, 온도계, 습도계로 측정한 결과실내온도23.1℃ = 296.25K실내습도39%사용 액체(물)의 밀도997.38kg/m ^{3}대기압1atm = 1013

리포트 | 9페이지 | 1,000원 | 등록일 2014.12.11

다운로드 장바구니
디지털실험 - 16진 UP/DOWN Counter 설계 결과 레포트

◈ 설계 6.16진 UP/DOWN Counter-결과 레포트-2조 2008065321권태영1. 실험 결과 및 정리○ 실험 2 의 결과를 기입하라.결과 사진들X=0, A값 B값X ... =0, A값 B값X=0, A값 B값X=0, A값 B값X=1, A값 B값X=1, A값 B값X=1, A값 B값X=1, A값 B값-실험 2에 따른 진리표CLKXAB0 ... ```*************0105110610171118100- 2번 실험을 통해 X의 상태에 따라 증가 계수기, 감소 계수기를 결정지을 수 있다는 것을 알 수 있다. 즉, X가 0의 상태일 때

리포트 | 5페이지 | 1,000원 | 등록일 2012.03.09

다운로드 장바구니
디지털 논리 실험, 산술 논리 회로 실험 예비 보고서

Ⅰ. 실험목표(1) 마이크로 콘트롤러 유닛(Micro Controller Unit)의 핵심 논리회로인 산술 논리회로(Arithmetic Logic Unit)를 이해하고 구성 ... : 본 실험에서 구현해야 할 4비트 ALU의 입출력은 다음과 같다. 두 개의 4비트 입력,와 4비트 출력가 있고, 여기에 입력값에 따른 연산 동작을 결정하는 4비트 제어신호 S

리포트 | 5페이지 | 1,500원 | 등록일 2009.07.18

다운로드 장바구니
디지털전자실험 - counter 회로

디지털회로 실험 결과 보고서목적Flip-Flop 을 이용한 동기식(synchronous)카운터와 비동기식(asynchronous)카운터[=리플(ripple)카운터] 회로를 구성 ... ounter)논리상태 확인용 : LED, FND실험 3-1 4-bit 비동기식 업 카운터 회로회로도설치방법위의 그림과 같이 4개의 J-K 플립플롭(2개의 7476)을 이용하여 4 ... 은 꼭서 Q0~Q3의 논리 상태를 측정하여 결과를 기입한다.위 실험 3-1와 거의 비슷한 회로를 구성하며 한 가지 틀린 점은 CLR 쪽에 Q1 과 Q3 를 NAND 하여 CLR 쪽

리포트 | 12페이지 | 2,000원 | 등록일 2009.01.30

다운로드 장바구니
디지털실험 3 - 2비트 전가산기 결과레포트

◈ 3장. 2비트 전가산기-결과 레포트-2조 2008065321권태영1. 실험 결과 및 정리○ 실험 2의 결과를 기입하라.A=0 B=0 C=0일 때의 실험사진A=0 B=0 C=0 ... 일 때의 실험사진A=0 B=0 C=0일 때의 실험사진A=0 B=0 C=1일 때의 실험사진A=0 B=0 C=1일 때의 실험사진A=0 B=0 C=1일 때의 실험사진A=0 B=1 C=0 ... 일 때의 실험사진A=0 B=1 C=0일 때의 실험사진A=0 B=1 C=0일 때의 실험사진A=0 B=1 C=1일 때의 실험사진A=0 B=1 C=1일 때의 실험사진A=0 B=1 C=1

리포트 | 11페이지 | 1,000원 | 등록일 2012.03.09

다운로드 장바구니
디지털실험 - 4비트 전감가산기 설계 결과레포트

*************01000111010100010010010101110010111111101000010101111001011100110111100101110100110100011011112. 실험 결과 사진4비트 전감가산기 회로도SAnBnCn-1SnCn0011010SAnBnCn-1SnCn0100010왼쪽 표와 같을 때 ... 의 결과값 사진들☞ 비고 및 고찰이번 실험은 4비트 전감가산기 설계하는 방법을 익히고, 반가산기, 반감산기, 전가산기, 전감산기 각각의 기능 및 주요한 차이점을 비교 분석 해 봄 ... 다는 사실은 계산 단에서 출력한다.전감산기는 바로 앞의 낮은 단 위치의 Digit에 빌려 준 1을 고려하면서 두 bit의 뺄셈을 수행하는 조합회로이다. 이 회로는 3개의 입력과 2개

리포트 | 6페이지 | 1,000원 | 등록일 2012.03.09

다운로드 장바구니
디지털실험 설계3 예비 positive edge triggered master-slave D flip flip의 설계

디지털 실험 예비보고서설계3. positive edge triggered master-slave D flip flip의 설계실험 목적1. D flip flip의 동작을 이해 ... (2)D Latch와 D Flip-flop, gate D Latch, D Flip-flop의 구성실험 9에서 이미 경험해 보았던 D latch와 D flip-flop은 단일입력(D ... 을 latch라 하고, pulse transition에서 작동하는 flip flop을 register라 한다.이번 실험에서는 기본소자로 만든 SR latch를 이용해서 소장의 동작

리포트 | 4페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
디지털 논리 실험, 산술 논리 회로 실험 결과 보고서

??Ⅹ?Ⅸ 실험결과module ALU(en, ctrl_s, in_a, in_b, out_f);input en;input [3:0] ctrl_s;input [3:0] in_a ... ReservedⅠ 결과분석 및 고찰이번 실험은 CPU(Central Processor Unit)와 같은 Controller Unit의 기본이 되는 동작을 수행하는 논리회로인 산술논리장치(ALU ... ; Arithmetic Logic Unit)의 동작을 확인하는 것이다. Verilog code로 작성한 뒤, Han Back Digital Training Kit를 이용해서 작성

리포트 | 10페이지 | 1,500원 | 등록일 2009.07.18

다운로드 장바구니
디지털도어락(digital door lock)설계-논리회로설계실험

Digital Door Lock중간고사 대체 Project 과제 : Digital Door Lock 설계1. 프로그램 설명흔히 전자키로 쓰이는 digital door lock

리포트 | 16페이지 | 4,000원 | 등록일 2009.10.23 | 수정일 2015.11.04

다운로드 장바구니
판매자 표지

논리 회로 설계 및 실험 디지털 시계 기말과제

WatchWhy? Digital Watch주위를 둘러 보았을 때 상당히 쉽게 마주칠 수 있는 것이 디지털 시계이다. 막연히 쉽게 지나치는 시계를 이번 1학기 중에 배운 실험을 통해 배운 것 ... 논리 회로 설계 및 실험기말 과제[Digital Watch]INDEXSession1. (Introduction)The name of this project (과제 이름)Why ... ? Digital Watch (과제 선정 이유)Used equipment & components (사용기기 및 부품)Related Theories (관련이론)Session2

리포트 | 15페이지 | 1,000원 | 등록일 2010.10.19

다운로드 장바구니
디지털 시스템 설계실험 Verilog, Simple computer 구현(Control Unit, Datapath, Data memory 등) FPGA보드 결과 사진

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 프로젝트 보고서프로젝트 제목Simple Computer 구현(Multiplier 동작 ... 확인)실험결과Simple Computer 설계도먼저 Simple Computer는 크게 ControlUnit과 Datapath로 구성되어있고 데이터를 저장하는 곳으로 Data ... 하여 시뮬레이션을 실행하였다. 올바른 값이 출력되었다(input 2,3 - output 6)토의이번 실험은 앞서 구현한 Datapath와 ControlUnit등을 이용하여 최종

리포트 | 4페이지 | 2,500원 | 등록일 2015.12.05 | 수정일 2018.05.16

다운로드 장바구니
디지털실험 설계3 결과 positive edge triggered master-slave D flip flip의 설계

디지털실험 결과보고서설계3. positive edge triggered master-slave D flip flip의 설계실험 결과설계의 회로이다. 처음에는 설계 회로대로 1개 ... 지 않았다. NAND소자의 불량이었다.이번 실험을 위해 준비한 빵판 회로이다. 짝이 되는 번호끼리 각각 이으면 위의 회로와 같다. 한 개의 숫자만 있는 것은 각각2-입력 d, 4

리포트 | 2페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
기초회로실험 디지털 게이트의 전기적 특성을 이해한다. (예비,결과보고서)

기초회로실험(2분반) 2조 예비보고서 1(제 8회)실 험 주 제디지털 게이트의 전기적 특성을 이해한다.제 출 일 시학 번 / 이 름담 당 교 수담 당 조 교실 험 내 용1. 실험 ... 관계는 아래에 표시되어 있다.기초회로실험(2분반) 2조 결과보고서 1(제 7회)실 험 주 제디지털 게이트의 전기적 특성을 이해한다.제 출 일 시학 번 / 이 름담 당 교 수담 당 ... - VIH = 4.15V - 1.50V = 2.65V 임을 알 수 있다.기초회로실험(2분반) 2조 결과보고서 2(제 7회)실 험 주 제디지털 게이트의 전기적 특성을 이해한다.제 출

리포트 | 4페이지 | 1,000원 | 등록일 2012.10.31

다운로드 장바구니
디지털 회로설계 실험 3주차 레포트

1. Decoders and Encoders2. 실험목표1. 일반적인 binary decoder의 동작 원리를 이해한다.2. 7-segment decoder의 동작원리를 이해 ... 한다.3. Encoder의 동작원리를 이해한다.4. 표시장치(display devices)의 동작원리를 이해한다.3. 실험과정3-1. Binary decoder 구현74LS04 TTL ... SW 0~3 , SW 20~23 을 그림과 같이 연결하여 입력의 우선순위에 따른 출력의 동작을 알아본다.3-6. FPGA 구현위의 실험 74LS47: 7-segment decoder

리포트 | 16페이지 | 2,000원 | 등록일 2008.12.01

다운로드 장바구니
디지털공학실험 플립플랩 예비보고서

=1일 때 출력이 반전될 뿐이다◐ 회로도로부터 JK 플립플롭이 A와 B의 마스터와 슬레이브로 구성되어 있음을 알 수 있다4.실험순서(1) 디지털 실험기판 위에 7400 NAND ... 예비 보고서날 짜학 과학 번이 름실 험 조실험조원플립 플롭1. 목 적순서논리회로의 기반이 되는 플립플롭(flip-flop)을 RS, D, T, JK, 주종(masterslave ... ) 플립플롭 등을 대상으로 하여 동작 원리를 살펴보고 전반적인 이해를 도모하도록 한다.2. 이 론실험 1, 2, 3 에서는 기본논리게이트와 이를 이용한 조합논리회로에 관해서 살펴보

리포트 | 3페이지 | 1,000원 | 등록일 2009.09.26

다운로드 장바구니
기계공학실험(3D-Digitizing)

- 3D Digitizing -< 실 험 요 약 >I. 실험 목적본 실험에서는 3차원 물체의 각 점의 위치를 파악할 수 있는 장비를 정확히 이해하고 이용하여 DATA를 도출 ... 하고, 이를 CAD 작업을 통해 형태를 복원하는 방법에 대해 알아보도록 한다.II. 실험 결과의 개요이번 실험에서는 3차원 위치 측정기를 이용하여 실제 형상에 대한 좌표를 측정하고 이 ... >I. 서 론1. 실험 목적 ----------------------------------------------- 3 2. 실험 이론 -------------------------

리포트 | 14페이지 | 2,000원 | 등록일 2009.02.28

다운로드 장바구니
디지털공학실험 예비보고서

실험 9 기초 계수기 설계9.3 실험내용9.3.1주어진 상태도에 따라 움직이는 4 bit 동기 계수기를 7476 J-K 플립플롭을 사용하여 설계하여라. (MSB가 A이다)0000

리포트 | 5페이지 | 1,500원 | 등록일 2007.10.21

다운로드 장바구니
[디지털실험] 논리게이트

논 리 게 이 트■ 실험목적? NAND, NOR, NOT 게이트의 진리표를 실험적으로 결정한다.? 다른 논리게이트를 만들기 위해 NAND와 NOR 게이트를 사용한다.■ 실험부품 ... , XOR 의 진리표NANDNORXORXYZXYZXYZ0010*************1101100101010110110■ 실험순서1. 7400 2입력 NAND 게이트와 7404 2입력

리포트 | 4페이지 | 1,000원 | 등록일 2005.04.01

다운로드 장바구니
[디지털회로실험]디지털 시계 설계(PLD)

18. 분, 초 디지털 시계[목적]1. 디지털 시계를 설계중 분과 초에 해당하는 카운터를 설계한다.2. PLD를 이용한 디지털 실험을 통해 회로 구현을 수행한다.[기본이론]D ... */B*/C⑤ Circuit Design19. 「시」디지털 시계[목적]1. 디지털 시계를 설계중 시에 해당하는 카운터를 설계한다.2. PLD를 이용한 디지털 실험을 통해 회로 구현 ... 을 수행한다.[기본이론]12시까지 시간을 카운터하는 12진 카운터를 설계하고, 시간의 일의 자리와 십의 자리의 12진 디코더를 설계하므로써 「시」영역의 디지털 시계를 만들 수 있

리포트 | 9페이지 | 1,500원 | 등록일 2005.12.10

다운로드 장바구니
디지털논리회로실험 - 레지스터

실험 8 레지스터(register)? 레지스터? : 기억소자를 연결하여 한 단위로 데이터를 읽거나 쓰도록 구성된 장치⇒ n비트의 이진 정보를 저장하기 위한 n개의 플립플롭 ... 전송디지털 컴퓨터에는 레지스터와 레지스터들 사이의 정보 전송경로를 가짐공통버스 시스템으로 구성○ Tri-State(3-state) 버퍼를 이용한 버스 시스템의 구현(Tri

리포트 | 5페이지 | 1,000원 | 등록일 2007.11.21

다운로드 장바구니

이전10개 38 39 40 41 424344 45 46 47 다음10개

파워링크

신청하기