디지털회로설계 순차회로의 타이밍 레포트_디지털시스템설계

소개글

"디지털회로설계 순차회로의 타이밍 레포트_디지털시스템설계"에 대한 내용입니다.

목차

1. Setup time 의 조건은?
2. Hold time 의 조건은?
3 . Setup time violation 을 해결하기 위한 방법은?
4 . Hold time violation 을 해결하기 위한 방법은?

본문내용

교과서(verilog 를 이용한 디지털시스템설계) 1.10 순차회로의 타이밍을 공부하고 다음을 리포트로 제출하시오.
1. Setup time 의 조건은?
Setup time 은 안정적인 데이터 입력을 받기 위해 플립플롭에서 클록의 활성 엣지 이전에 D(입력데이터)가 안정(같은 값을 유지)되어야 하는 시간이다. Setup time 은 회로의 안정적인 동작을 위해 설계 시 꼭 고려해야하는 요소이다. 회로에서 최악의 상황을 가정하여 타이밍을 분석하는 정적 타이밍 분석을 이용하여 Setup time 의 조건을 구할 수 있다.

참고 자료

없음